公开(公告)号：CN107665887B

公开(公告)日：2020-09-01

申请号：CN201710631058.X

申请日：2017-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  黄立贤 ,  吴集锡 ,  叶德强 ,  陈宪伟 ,  苏安治 ,  曾华伟

IPC: H01L25/16 ,  H01L23/48 ,  H01L23/488 ,  H01L21/60

Abstract: 实施例是一种结构，包括：第一管芯；模塑料，至少横向封装第一管芯；第一再分布结构，包括在所述第一管芯和所述模塑料上方延伸的金属化图案；第一导电连接件，包括耦合至所述第一再分布结构的焊球和凸块底部金属化件；以及集成无源器件，通过微凸块接合点接合至所述第一再分布结构中的第一金属化图案，所述集成无源器件邻近所述第一导电连接件。本发明还提供了一种封装结构及其形成方法。

公开(公告)号：CN106328627B

公开(公告)日：2019-07-19

申请号：CN201610209073.0

申请日：2016-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  叶德强 ,  黄立贤

IPC: H01L23/52 ,  H01L23/528 ,  H01L23/488 ,  H01L21/60

Abstract: 提供了堆叠的半导体器件及其形成方法。在管芯上形成接触焊盘。钝化层毯式沉积在接触焊盘上方。随后地，图案化钝化层以形成第一开口，第一开口暴露出接触焊盘。缓冲层毯式沉积在钝化层和接触焊盘上方。随后地，图案化缓冲层以形成第二开口，第二开口暴露出第一组接触焊盘。第一导电支柱形成在第二开口中。导电线和第一导电支柱同时形成在缓冲层上方，导电线的端终终止于第一导电支柱。外部连接件结构形成在第一导电支柱和导电线上方，第一导电支柱将接触焊盘电连接至外部连接件结构。本发明实施例涉及堆叠的半导体器件及其形成方法。

公开(公告)号：CN106024727B

公开(公告)日：2018-10-26

申请号：CN201510667052.9

申请日：2015-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  黄立贤

IPC: H01L23/31 ,  H01L23/485 ,  H01L21/56

Abstract: 本发明公开了封装件结构和形成封装件结构的方法。根据一些实施例，封装件结构包括：集成电路管芯；至少横向地密封集成电路管芯的密封剂；位于集成电路管芯和密封剂上的重分布结构；连接至重分布结构的支撑金属化层的连接件；伪图案；第二介电层；以及位于支撑金属化层的连接件上的外部连接件。重分布结构包括第一介电层，第一介电层具有远离密封剂和集成电路管芯设置的第一表面。伪图案位于第一介电层的第一表面上和支撑金属化层的连接件周围。第二介电层位于第一介电层的第一表面上和伪图案的至少部分上。第二介电层不接触支撑金属化层的连接件。本发明还涉及具有UBM的封装件及其形成方法。

公开(公告)号：CN108122788A

公开(公告)日：2018-06-05

申请号：CN201710140203.4

申请日：2017-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴集锡 ,  陈宪伟 ,  黄立贤 ,  杨天中

IPC: H01L21/56 ,  H01L23/60

Abstract: 一种半导体封装结构的制造方法至少包括以下步骤。形成第一半导体装置。第一半导体装置包括顶表面及底表面。第一半导体装置包括金属层，且金属层具有暴露出的第一表面。在第一半导体装置的顶表面及侧壁上形成电磁干扰(Electromagnetic Interference，EMI)膜，且电磁干扰膜与金属层的暴露出的第一表面电接触。在电磁干扰膜上形成模制化合物。

公开(公告)号：CN107845625A

公开(公告)日：2018-03-27

申请号：CN201710205828.4

申请日：2017-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈威宇 ,  黄立贤 ,  苏安治 ,  陈宪伟

IPC: H01L25/065 ,  H01L23/488 ,  H01L23/31

Abstract: 提供芯片封装结构。芯片封装结构包含再布线基板。芯片封装结构包含第一芯片结构，其位于再布线基板上。芯片封装结构包含第一焊料凸块，其配置于再布线基板与第一芯片结构之间，并电性连接再布线基板与第一芯片结构。芯片封装结构包含第一成型层，其围绕第一芯片结构。第一成型层与第一芯片结构以及再布线基板之间隔有第一焊料凸块，以定义间隙于第一成型层与第一芯片结构以及再布线基板之间。芯片封装结构包含第二芯片结构，其位于第一芯片结构上。芯片封装结构包含第二成型层，其围绕第二芯片结构。芯片封装结构包含第三成型层，其围绕第一成型层、第二成型层、与第一焊料凸块，并填入间隙中。

公开(公告)号：CN107644848A

公开(公告)日：2018-01-30

申请号：CN201610894159.1

申请日：2016-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄立贤 ,  苏安治 ,  陈宪伟 ,  曾华伟 ,  王若梅 ,  杨天中 ,  卢贯中

IPC: H01L23/31 ,  H01L23/498 ,  H01L21/56

Abstract: 本发明实施例提供一种封装结构及其制造方法。封装结构包括第一芯片、第二芯片、封装模塑体、第一布线层、第一贯穿介层孔、第二贯穿介层孔、电磁干扰屏蔽层及导电部件。第一芯片包覆在封装模塑体内。第二芯片设置在封装模塑体上。第一布线层位在封装模塑体和导电部件之间并电性连接第一芯片及第二芯片。封装模塑体位于第二芯片和第一布线层之间。第一贯穿介层孔及第二贯穿介层孔包覆在封装模塑体内并电性连接第一布线层。第二贯穿介层孔位于第一芯片和第一贯穿介层孔之间。电磁干扰屏蔽层设置在第二芯片上并与第一贯穿介层孔接触。导电部件连接第一布线层。

公开(公告)号：CN107437512A

公开(公告)日：2017-12-05

申请号：CN201611258101.4

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄立贤 ,  郑咏守 ,  林彦甫 ,  苏安治 ,  吴伟诚 ,  陈锦贤 ,  陈宪伟 ,  叶德强

IPC: H01L21/66

Abstract: 本发明公开了测试、制造和封装半导体器件的方法。在一些实施例中，测试半导体器件的方法包括提供了具有设置在其上的接触件的集成电路管芯，在集成电路管芯和接触件上方形成绝缘材料，并且在绝缘材料中且在接触件上方形成开口。在开口中且在接触件上方形成共晶材料，并且通过接触设置在接触件上方的共晶材料来电测试集成电路管芯。去除共晶材料。

公开(公告)号：CN102738119A

公开(公告)日：2012-10-17

申请号：CN201210104185.1

申请日：2012-04-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  张正宏 ,  廖鄂斌 ,  余佳霖 ,  王湘仪 ,  张俊华 ,  黄立贤 ,  郭智维 ,  吴仓聚 ,  邱文智

IPC: H01L23/538

CPC classification number: H01L21/76898 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/30625 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76844 ,  H01L21/76846 ,  H01L23/481 ,  H01L23/49827 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 半导体元件包括具有顶面的半导体衬底。开口从顶面延伸至半导体衬底中。该开口包括内表面。具有第一压缩应力的第一介电衬里设置在开口的内表面上。具有拉伸应力的第二介电衬里设置在第一介电衬里上。具有第二压缩应力的第三介电衬里设置在第二介电衬里上。金属阻挡层设置在第三介电衬里上。导电材料设置在金属阻挡层上并填充开口。本发明还提供了一种用于半导体衬底的贯穿硅通孔及其生产方法。

公开(公告)号：CN221201163U

公开(公告)日：2024-06-21

申请号：CN202321996155.6

申请日：2023-07-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭婷婷 ,  黄立贤 ,  杨天中 ,  莊曜群 ,  盧胤龍 ,  何军

IPC: H01L23/498 ,  H01L23/538 ,  H01L23/31

Abstract: 本新型实施例涉及一种半导体装置封装。根据本实用新型的一些实施例，粘着层可形成于半导体装置封装的重布结构中的重布层RDL的部分上方。其上方形成所述粘着层的所述RDL的所述部分可定位于与所述重布层结构连接的一或多个TIV的“阴影”(例如在所述一或多个TIV下方及/或上方及在所述一或多个TIV的外围内的区域)中。所述粘着层连同其上形成所述RDL的所述部分的晶种层一起囊封所述一或多个TIV的所述阴影中的所述RDL的所述部分，此促进及/或增加所述重布结构的所述RDL的所述部分与聚合物层之间的粘着性。

公开(公告)号：CN220914204U

公开(公告)日：2024-05-07

申请号：CN202321964785.5

申请日：2023-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨天中 ,  黄立贤 ,  吴銘峯 ,  刘永盛 ,  陈俊仁 ,  何军

IPC: H01L23/16 ,  H01L23/31 ,  H01L23/485

Abstract: 本实用新型实施例涉及半导体裸片封装及半导体装置封装。所述半导体裸片封装包括：裸片；绝缘体层；连接结构，在裸片与绝缘体层间；及应力消除沟槽，在半导体裸片封装的外边缘与半导体裸片封装的密封环结构间，延伸穿过绝缘体层、连接结构且进入裸片中。所述半导体装置封装包括：封装衬底；多个互连结构，附接到封装衬底且在封装衬底上方延伸；第一半导体裸片封装，在多个互连结构之间，第一半导体裸片封装包括：应力消除沟槽，于第一半导体裸片封装的外围周围；囊封层，围绕多个互连结构及第一半导体裸片封装；及第二半导体裸片封装，在多个互连结构、第一半导体裸片封装及囊封层上方，并附接到多个互连结构。