公开(公告)号：CN116230800B

公开(公告)日：2025-03-18

申请号：CN202310169970.3

申请日：2023-02-27

Applicant: 中国科学院西安光学精密机械研究所

Inventor： 王兴 ,  乔凯 ,  尹飞 ,  郭可飞 ,  汪韬 ,  李鸣

IPC: H10F30/225 ,  H10F77/124 ,  H10F77/20 ,  H10F77/30 ,  H10F71/00 ,  H10F39/10

Abstract: 本发明公开了一种近红外单光子阵列探测器及其制备方法，用于解决现有的单光子阵列探测器制备工艺复杂且防串扰隔离效果较差等技术问题。本阵列探测器包括衬底层、设置在衬底层上表面的外延层和设置在衬底层下表面的减反层；外延层包括自下而上依次生长的缓冲层、吸收层、渐变层、电荷层和帽层；缓冲层靠近衬底层；帽层远离电荷层的一侧设有钝化层；钝化层上间隔均布多个第二电极窗口和多个第三电极窗口，每个第二电极窗口内侧设有像元阳极金属电极，每个第三电极窗口内侧设有隔离区电极；帽层与第二电极窗口外侧围成有源扩散区，与第三电极窗口之间围成扩散隔离区；扩散隔离区均为台阶结构，其深度与有源扩散区的深度相同。

公开(公告)号：CN119317205B

公开(公告)日：2025-03-11

申请号：CN202411805662.6

申请日：2024-12-10

Applicant: 季华实验室

Inventor： 兰潇健 ,  马四光 ,  刘超晖 ,  马静

IPC: H10F30/225 ,  H10F71/00 ,  H10F77/14

Abstract: 本申请属于雪崩二极管领域，具体公开了一种单光子雪崩二极管及制备方法、电子元件、检测器。本申请提出了一种具有浓度变化的P掺杂阱，并配合该P掺杂阱制得了具有曲面结结构的单光子雪崩二极管，该单光子雪崩二极管还可以用于制备电子元件及检测器。本申请所提供的单光子雪崩二极管能够显著提高光生载流子向雪崩区域汇集的概率，并最终提高探测效率；同时利用P掺杂阱区域载流子的扩散运动，降低载流子向雪崩区域运动的时间，减小同等光敏区厚度下的时间抖动。

公开(公告)号：CN119584658A

公开(公告)日：2025-03-07

申请号：CN202311144557.8

申请日：2023-09-05

Applicant: 杭州海康威视数字技术股份有限公司

Inventor： 江丙炎

IPC: H10F30/225 ,  H10F77/70

Abstract: 本公开的一些实施例公开了一种单光子雪崩二极管、光电探测器及检测装置，涉及半导体器件技术领域，旨在解决单光子雪崩二极管探测效率低的问题。单光子雪崩二极管包括外延层和多个陷光结构。外延层设有入光面和二极管掺杂区，陷光结构设于外延层内靠近入光面的一侧，陷光结构设有相对的第一侧壁和第二侧壁。多个陷光结构包括至少一个中间陷光结构和至少一个边缘陷光结构，二极管掺杂区在入光面的正投影的中心，被中间陷光结构覆盖，或位于相邻的中间陷光结构之间。中间陷光结构的第一夹角与第二夹角相等，边缘陷光结构的第一夹角与第二夹角不相等，第一夹角为第一侧壁与入光面形成的夹角，第二夹角为第二侧壁与入光面形成的夹角。

公开(公告)号：CN119562613A

公开(公告)日：2025-03-04

申请号：CN202411703946.4

申请日：2024-11-26

Applicant: 西安知芯半导体有限公司

Inventor： 韩钊 ,  王利明 ,  王文亮

IPC: H10F30/225 ,  H10F71/00 ,  H10F77/14 ,  H10F77/30

Abstract: 本发明涉及光电探测器领域，具体涉及一种垂直型锗硅雪崩光电探测器及其制备方法；从下至上依次包括绝缘体上硅衬底、本征硅层、本征锗层和P型锗层；本征硅层包括本征倍增层；本征倍增层上表面顶部设置有P型硅电荷层；P型硅电荷层沿周向设置有P型硅屏蔽环层；还包括三氧化二铝层，三氧化二铝层对绝缘体上硅衬底上表面、本征硅层、本征锗层和P型锗层进行包覆；所述三氧化二铝层外表面设置有旋涂电介质层；绝缘体上硅衬底上表面两端分别设置有第一金属电极；本发明实现了暗电流降低到纳安量级，降低了掺杂元素的扩散效果，降低生产成本，有利于器件的大规模阵列化布局。

公开(公告)号：CN113632243B

公开(公告)日：2025-03-04

申请号：CN201980094579.3

申请日：2019-04-05

Applicant: 三菱电机株式会社

Inventor： 竹村亮太 ,  菊地真人武

IPC: H10F30/225 ,  H10F77/14 ,  H10F71/00

Abstract: 半导体受光元件(50)是在半导体基板(1)依次形成有倍增层(2)、电场控制层(3)、光吸收层(4)以及窗层(5)，并且在窗层(5)形成有p型区域(6)的半导体受光元件。p型区域(6)具有第一p型部(14)和基于光入射的电流的倍增率比第一p型部(14)大的第二p型部(15)。第一p型部(14)形成于p型区域(6)中的包含与半导体基板(1)垂直的中心轴(21c)在内的中央部，第二p型部(15)形成于中央部的在相对于中心轴(21c)而言的径向上的外周。

公开(公告)号：CN119521807A

公开(公告)日：2025-02-25

申请号：CN202411564741.2

申请日：2024-11-05

Applicant: 中国科学院上海技术物理研究所

Inventor： 刘梦璇 ,  马英杰 ,  黄松垒 ,  李雪

IPC: H10F39/10 ,  H10F30/225 ,  H10F77/30

Abstract: 本发明公开了抑制铟镓砷盖革雪崩焦平面串扰的阵列结构及其制备方法。该阵列结构由上至下依次包括衬底、铟镓砷缓冲层、铟镓砷层、雪崩层和接触层；像元与像元之间采用深台面隔离沟槽进行隔离，深台面隔离沟槽的深度到达铟镓砷缓冲层；深台面隔离沟槽的底层和侧壁上设置有介质包覆层。制备过程中，采用深台面隔离沟槽进行像素阵列隔离，并在深台面隔离沟槽表面使用介质材料包覆镀膜形成介质包覆层。本发明中的阵列结构能抑制焦平面阵列中近邻像元由串扰产生的雪崩信号，提升铟镓砷盖革雪崩焦平面探测器的成像质量。

公开(公告)号：CN113853686B

公开(公告)日：2025-02-25

申请号：CN202080037861.0

申请日：2020-07-29

Applicant: 索尼半导体解决方案公司

Inventor： 村上博亮

IPC: H10F77/20 ,  H10F30/225

Abstract: 本技术的实施例包括雪崩光电二极管，该雪崩光电二极管包括基板，该基板包括具有第一表面的第一侧和具有与该第一表面相反的第二表面的第二侧。第二表面是基板的光入射面。所述雪崩光电二极管包括：阳极区域，其在基板中设置在基板的第一侧；阳极电极，其连接到阳极区域；阴极区域，其在基板中设置在基板的第一侧；阴极电极，其连接到阴极区域；和绝缘层，其在基板中设置在基板的第一侧。阳极电极或阴极电极穿过绝缘层。

公开(公告)号：CN119421529A

公开(公告)日：2025-02-11

申请号：CN202411407973.7

申请日：2024-10-10

Applicant: 北京理工大学

Inventor： 赵益辉 ,  郑均涵

IPC: H10F71/00 ,  H10F30/225 ,  H10F77/12

Abstract: 本发明涉及一种Ga2O3/MgO/Si雪崩异质结构及其制备，属于半导体器件技术领域。目前以Si为衬底且可以发生雪崩增益的Ga2O3基异质结的相关研究较少，为提升Si衬底上Ga2O3薄膜外延质量，保证良好的能带排列和电荷传输，提升Ga2O3/Si异质结的雪崩增益，本发明提供了一种Ga2O3/MgO/Si雪崩异质结设计，聚焦于将Si和Ga2O3/结合形成异质结，增强Ga2O3基日盲紫外光电探测器的集成度与泛用性，并通过增加MgO势垒层的方式来为该探测器提供雪崩增益。制备简单的同时还具有理想的光增益与灵敏度，且以Si为衬底，方便后续CMOS工艺的集成与加工。

公开(公告)号：CN115621352B

公开(公告)日：2025-02-11

申请号：CN202211348912.9

申请日：2022-10-31

Applicant: 武汉新芯集成电路股份有限公司

Inventor： 魏丹清 ,  罗清威

IPC: H10F30/225 ,  H10F71/00

Abstract: 本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：衬底，所述衬底具有相背的第一表面和第二表面；掺杂类型相反的第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区从所述第一表面延伸至所述衬底中，所述第二离子掺杂区从所述第一离子掺杂区远离所述第一表面的一侧朝向所述第二表面延伸，所述第二离子掺杂区包含至少两层离子注入区，在从所述第一表面朝向所述第二表面的方向上各层所述离子注入区的离子掺杂浓度逐层增大、各层所述离子注入区在平行于所述第一表面的方向上的宽度逐层增大，以使得所述第一离子掺杂区与所述第二离子掺杂区构成缓变结。本发明的技术方案能够提高半导体器件的探测效率。

公开(公告)号：CN119404612A

公开(公告)日：2025-02-07

申请号：CN202280097208.2

申请日：2022-06-22

Applicant: 三菱电机株式会社

Inventor： 山口晴央 ,  石村荣太郎 ,  丹羽显嗣 ,  竹村亮太

IPC: H10F30/225

Abstract: 本公开的半导体受光元件(100)具备：半导体基板(2)；增倍层(4)，形成在半导体基板(2)之上，由交替层叠多次由单原子层的N倍(1≦N≦20)的层厚构成的第一半导体层(4a)以及由单原子层的M倍(1≦M≦20)的层厚构成且带隙能量比第一半导体层(4a)小的第二半导体层(4b)而成的数字合金构造构成，并放大光载流子；光吸收层(6)，形成在增倍层(4)之上，吸收入射光而生成光载流子；以及电场缓和层(5)，形成在增倍层(4)与光吸收层(6)之间。