公开(公告)号：CN102859697B

公开(公告)日：2015-09-02

申请号：CN201280001187.6

申请日：2012-01-27

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  日吉透 ,  和田圭司

IPC: H01L29/12 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28 ,  H01L21/0475 ,  H01L21/049 ,  H01L21/306 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

Abstract: 碳化硅层外延形成在衬底（1）的主表面上。该碳化硅层设置有沟槽，该沟槽具有相对于主表面倾斜的侧壁（6）。侧壁（6）相对于{0001}面具有不小于50°且不大于65°的偏离角。栅极绝缘膜（8）设置在碳化硅层的侧壁（6）上。碳化硅层包括：体区（3），其具有第一导电类型，并且面对栅电极（9）且其间插入栅极绝缘膜（8）；以及一对区域（2、4），其通过体区（3）彼此分开并具有第二导电类型。体区（3）具有5×1016cm-3或更大的杂质密度。这使得在设定阈值电压时具有更大的自由度，同时能够抑制沟道迁移率的降低。

公开(公告)号：CN104871316A

公开(公告)日：2015-08-26

申请号：CN201380065816.6

申请日：2013-11-22

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/0619 ,  H01L29/0615 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/872

Abstract: 一种碳化硅半导体器件(1)提供有碳化硅衬底(10)。碳化硅衬底(10)由提供有半导体元件部(7)的元件区(IR)以及在平面图中观察时围绕元件区(IR)的终端区(OR)构成。半导体元件部(7)包括具有第一导电类型的漂移区(12)。终端区(OR)包括接触元件区(IR)并具有不同于第一导电类型的第二导电类型的第一电场缓和区(2)，以及从平面图中观察时布置在第一电场缓和区(2)更外侧、具有第二导电类型并与第一电场缓和区(2)隔开的第二电场缓和区(3)。通过第一电场缓和区(2)的宽度(W1)除以漂移区(12)的厚度(T)计算的比值为0.5-1.83。由此，可提供在不使元件区太窄的情况下能提高击穿电压的碳化硅半导体器件(1)。

公开(公告)号：CN104854704A

公开(公告)日：2015-08-19

申请号：CN201380065570.2

申请日：2013-11-27

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L29/045 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0634 ,  H01L29/0638 ,  H01L29/0688 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7811 ,  H01L29/7813

Abstract: 碳化硅膜(90)的第一和第二范围(RA，RB)具有界面(IF)。第一范围(RA)包括：具有第一导电类型的第一击穿电压保持层(81A)；以及提供在外边缘部(PT)中的界面(IF)处并具有第二导电类型的外边缘嵌入区(TB)。第二范围(RB)包括具有第一导电类型的第二击穿电压保持层(81B)。半导体元件(EL)形成在第二范围(RB)中。第一范围(RA)包括：在厚度方向上面对中心部(PC)中的半导体元件(EL)的中心区段(CC)；以及在厚度方向上面对外边缘部(PT)中的半导体元件(EL)的外边缘区段(CT)。在界面(IF)处，外边缘区段(CT)包括具有与中心区段(CC)的杂质浓度不同的杂质浓度的部分。

公开(公告)号：CN102652362B

公开(公告)日：2015-07-08

申请号：CN201180004823.6

申请日：2011-07-14

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  原田真 ,  穗永美纱子 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78 ,  H01L29/861

CPC classification number: H01L29/66068 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/6606 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/8613 ,  H01L29/868

Abstract: 提供了一种能够稳定地展示其性质并且具有高质量半导体器件以及用于生产该半导体器件的工艺。半导体器件包括具有主表面的衬底（1）以及形成在衬底（1）的主表面上并且每一个均具有相对于主表面倾斜的侧表面的碳化硅层（2-5）。侧表面基本上包含面[03-3-8]。该侧表面包含沟槽区域。

公开(公告)号：CN104541376A

公开(公告)日：2015-04-22

申请号：CN201380042640.2

申请日：2013-07-04

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  斋藤雄 ,  林秀树 ,  日吉透 ,  和田圭司

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/513 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/512 ,  H01L29/517 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7813

Abstract: 栅绝缘膜(201)设置在沟槽(TR)上。栅绝缘膜(201)具有沟槽绝缘膜(201A)和底部绝缘膜(201B)。沟槽绝缘膜(201A)覆盖侧壁(SW)和底部(BT)中的每个。底部绝缘膜(201B)设置在底部(BT)上，使沟槽绝缘膜(201A)夹在其间。底部绝缘膜(201B)的碳原子浓度低于沟槽绝缘膜(201A)的碳原子浓度。栅电极(202)接触沟槽绝缘膜(201A)在侧壁(SW)上的一部分。因此，可实现低阈值电压和大击穿电压。

公开(公告)号：CN103918081A

公开(公告)日：2014-07-09

申请号：CN201280054480.9

申请日：2012-10-29

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良

IPC: H01L29/47 ,  H01L21/329 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/0495 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/47 ,  H01L29/6606

Abstract: 一种制造半导体器件的方法，包括：制备由碳化硅制成的且具有形成的n型区域(14、17)的衬底，使该衬底包括一个主表面(10A)的步骤；在包括主表面的区域中形成p型区域(15、16)的步骤；通过在不小于1250℃的温度下加热其中形成有p型区域(15、16)的衬底，由此从n型区域(14、17)跨p型区域(15、16)在主表面上形成氧化物膜(20)的步骤；去除该氧化物膜(20)以暴露主表面的至少一部分的步骤；和在通过去除氧化物膜(20)暴露的主表面上并与之相接触地形成肖特基电极(50)的步骤。

公开(公告)号：CN102150271B

公开(公告)日：2014-06-11

申请号：CN201080002563.4

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/318 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/94

Abstract: 一种MOSFET？1，包括：碳化硅(SiC)衬底(2)，所述碳化硅(SiC)衬底(2)的主表面相对于{0001}面具有不小于50°且不大于65°的偏离角；半导体层(21)，所述半导体层(21)形成在SiC衬底(2)的主表面上；和绝缘膜(26)，所述绝缘膜(26)形成为与半导体层(21)的表面接触。该MOSFET？1具有不大于0.4V/Decade的亚阈值斜率。

公开(公告)号：CN103843141A

公开(公告)日：2014-06-04

申请号：CN201180063838.X

申请日：2011-10-05

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  日吉透 ,  和田圭司

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068

Abstract: MOSFET（1）包括碳化硅衬底（10）、有源层（20）、栅氧化物膜（30）和栅电极（40）。有源层（20）包括当向栅电极（40）供给电压时在其中形成反型层的p型体区（22）。反型层的电子迁移率μ，与和受主浓度Na的倒数成比例的电子迁移率μ的依赖关系相比，更强地依赖于p型体区（22）的沟道区（29）中的受主浓度Na。p型体区（22）的沟道区（29）中的受主浓度Na不小于1×1016cm-3且不大于2×1018cm-3。沟道长度（L）等于或小于0.43μm。沟道长度（L）等于或长于沟道区（29）中的耗尽层的扩展宽度d。用d=D·Na-C表示扩展宽度d。

公开(公告)号：CN103782391A

公开(公告)日：2014-05-07

申请号：CN201280043216.5

申请日：2012-09-12

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7811 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0638 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

Abstract: 当在平面图中观察时，终端区（TM）围绕元件区（CL）。热蚀刻碳化硅衬底（SB）的第一侧以在终端区（TM）处的碳化硅衬底（SB）中形成侧壁（ST）和底表面（BT）。侧壁（ST）具有{0-33-8}和{0-11-4}中的一种面取向。底表面（BT）具有{000-1}的面取向。在侧壁（ST）和底表面（BT）上，形成绝缘膜（8T）。第一电极（12）形成在元件区（CL）处的碳化硅衬底（SB）的第一侧上。第二电极（14）形成在碳化硅衬底（SB）的第二侧上。

公开(公告)号：CN103748688A

公开(公告)日：2014-04-23

申请号：CN201280039067.5

申请日：2012-08-31

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L21/265 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813

Abstract: MOSFET（1）设置有具有形成于主表面（10A）中的沟槽的半导体衬底、栅极氧化物膜（30）、栅电极（40）以及源极互连（60）。半导体衬底（10）包括n型漂移层（12）和p型体层（13）。沟槽被以使得穿透体层（13）并到达漂移层（12）的方式形成。该沟槽包括以使得二维地看时围绕活性区的方式定位的外周边沟槽（22）。在从外周边沟槽（22）看，在与活性区相反侧的主表面（10A）上，形成其中暴露体层（13）的电位固定区（10C）。源极互连（60）被以使得当二维地看时位于活性区上的方式定位。电位固定区（10C）被电连接到源极互连（60）。