刻蚀加工方法和装置、半导体器件

    公开(公告)号:CN115863164A

    公开(公告)日:2023-03-28

    申请号:CN202310190899.7

    申请日:2023-03-02

    Abstract: 本公开涉及刻蚀加工方法和装置、半导体器件。该刻蚀加工方法包括:形成覆盖待刻蚀区的第一掩膜层,第一掩膜层沿平行于待刻蚀区的第一方向的各处具有不同的等效刻蚀厚度;及通过第一掩膜层对待刻蚀区进行刻蚀,并对第一掩膜层进行刻蚀,刻蚀步骤包括:通过连续调节刻蚀参数以连续调整第一掩膜层与待刻蚀区的刻蚀选择比,刻蚀参数包括第一刻蚀气体与第二刻蚀气体的浓度比,第一刻蚀气体用于刻蚀第一掩膜层,第二刻蚀气体用于刻蚀待刻蚀区。该刻蚀加工方法可以实现准确形貌的刻蚀加工表面。

    沟槽型绝缘栅场效应管及其制造方法、电子元件

    公开(公告)号:CN115763235A

    公开(公告)日:2023-03-07

    申请号:CN202211417255.9

    申请日:2022-11-14

    Abstract: 本公开涉及沟槽型绝缘栅场效应管及其制造方法、电子元件。该方法包括:在复合衬底形成图案化的保护层,并得到第一通道及堆叠的第一介质层及第二介质层,第一介质层、第二介质层及第一通道具有第一掺杂类型,保护层具有第二掺杂类型,保护层贯穿第二介质层,第一通道贯穿保护层;形成沿第二介质层背离第一介质层的方向依次设置的第三介质层、沟道层及第一源接触区,第三介质层和第一源接触区具有第一掺杂类型,沟道层具有第二掺杂类型;及形成栅氧结构,栅氧结构贯穿第一源接触区和沟道层,并至少延伸入第三介质层,栅氧结构与保护层堆叠并与第一通道堆叠。该方法可简单容易地制造沟槽型绝缘栅场效应管,实现嵌套在第三介质层下侧的保护层。

    一种绝缘栅场效应管及其制造方法

    公开(公告)号:CN115714140A

    公开(公告)日:2023-02-24

    申请号:CN202211302566.0

    申请日:2022-10-24

    Abstract: 本公开提供一种绝缘栅场效应管及其制造方法,该绝缘栅场效应管包括:复合衬底,具有第一掺杂特性;第一外延层,具有第二掺杂特性,位于复合衬底的一侧;掺杂层,位于第一外延层背离复合衬底的一侧,掺杂层包括第一掺杂区和第二掺杂区,第一掺杂区具有第一掺杂特性,第二掺杂区具有第二掺杂特性;栅极,贯穿第一外延层并延伸入复合衬底,栅极位于第一掺杂区背离第二掺杂区的一侧;绝缘层,位于栅极与第一外延层之间并位于栅极与复合衬底之间;以及介电层,位于栅极与复合衬底之间且位于栅极与绝缘层之间,以具有较高的可靠性。

    一种充电桩冷却系统和冷却调节方法

    公开(公告)号:CN115320426A

    公开(公告)日:2022-11-11

    申请号:CN202211041739.8

    申请日:2022-08-29

    Abstract: 本发明涉及充电桩冷却技术领域中的一种充电桩冷却系统和冷却调节方法,包括空气压缩装置、冷凝装置、气液分离装置、一组以上的充电装置以及主控装置,空气压缩装置的出口与冷凝装置的进口相连,冷凝装置的出口与充电装置的制冷剂进口相连,充电装置的制冷剂出口与气液分离装置的进口相连,气液分离装置的出口与空气压缩装置的进口相连,主控装置与充电装置、空气压缩装置以及冷凝装置电连接,且主控装置用于控制冷凝装置的变频功率以及空气压缩装置的转速,解决了现有充电桩的冷却方式仅在充电桩内部进行冷却,冷却散热效率不高的问题。

    一种浮岛器件及其制造方法

    公开(公告)号:CN114944422A

    公开(公告)日:2022-08-26

    申请号:CN202210861863.2

    申请日:2022-07-22

    Applicant: 浙江大学

    Abstract: 本发明涉及半导体技术领域中的一种浮岛器件及其制造方法,包括外延层、表面层、底层、第一掺杂区、第二掺杂区和欧姆接触金属,其中,所述表面层和底层之间有若干外延层,至少一个外延层中设置第一掺杂区和第二掺杂区;所述欧姆接触金属通过形成欧姆接触连接第一掺杂区和第二掺杂区;具有消除空间电荷对电流的阻碍和连通外延层与第一掺杂区的优点,缓解了传统浮岛器件在恢复导通状态时的电压过冲或开通延迟问题。

    一种基于不同栅极结构的MOS管器件

    公开(公告)号:CN113990936B

    公开(公告)日:2022-06-14

    申请号:CN202111587237.0

    申请日:2021-12-23

    Abstract: 本申请公开了一种基于不同栅极结构的MOS管器件,涉及半导体技术领域,包括:第一掺杂衬底;第一掺杂结构,第一掺杂结构和第一掺杂衬底相连接;第二掺杂结构,第二掺杂结构和第一掺杂结构相连接;沟槽栅结构,沟槽栅结构分别和第一掺杂结构以及第二掺杂结构相连接;其中,沟槽栅结构包括栅极和栅介质层,栅介质层设置在栅极的底部和侧壁,栅介质层分别和第一掺杂结构以及第二掺杂结构相连接,栅极设置有对称或非对称的周期性排列结构,有益效果在于在保持元胞尺寸和元胞密度不变的前提下,显著增加沟道的面积,有效降低了器件的沟道电阻,通过不同的栅极结构,避免沟道不均流的现象,且当沟槽栅结构缩减到40nm以下时会出现FinFET效应,从而进一步降低沟道的电阻。

    碳化硅基底的膜厚质量评估方法
    67.
    发明公开

    公开(公告)号:CN114493139A

    公开(公告)日:2022-05-13

    申请号:CN202111627483.4

    申请日:2021-12-28

    Abstract: 碳化硅基底的膜厚质量评估方法,属于半导体技术领域,包括以下步骤:S1∶选择碳化硅基底,在所述碳化硅基底上进行膜层生长;S2∶选择若干个测量角和波长范围,使用光谱椭偏仪测量相位变化和振幅衰减,根据评价函数MSE公式,得出MSE最小值;S3∶选定测量的若干位置,根据所述MSE最小值对应的测量角和波长范围,得出若干位置的膜厚di和评价函数MSEi;S4∶基于所述评价函数MSEi,得到权重系数Wi;S5∶根据公式计算并得到膜厚均值和膜厚均匀性。本发明通过评价函数和权重系数,计算得到膜厚均值和膜厚均匀性,精确、客观地反映了碳化硅基底上膜厚质量。

    一种SiC功率器件的制备方法和SiC功率器件

    公开(公告)号:CN114300350A

    公开(公告)日:2022-04-08

    申请号:CN202111614210.6

    申请日:2021-12-27

    Abstract: 本申请涉及半导体技术领域中的一种SiC功率器件的制备方法和SiC功率器件,包括以下步骤:使用清洗气体一对SiC衬底层的晶面缺陷进行清洗;通过PECVD方法在SiC衬底层上生长氧化物固溶体薄膜,且氧化物固溶体薄膜的厚度为20~50nm;在氮气环境下对氧化物固溶体薄膜进行精细分层,得到分相层,其中,精细分层的温度为500~900℃;使用清洗气体二对分相层的悬挂键钝化和悬挂键缺陷进行清洗;采用磁控溅射法在分相层上沉积第一电极层,在SiC衬底层上沉积第二电极层,具有沟道迁移率高、静态功耗低、可靠性高的优点,突破了因隧穿电流过大,造成栅极处较大能量损耗的瓶颈。

Patent Agency Ranking