公开(公告)号：CN102160143B

公开(公告)日：2013-05-29

申请号：CN201080002667.5

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  藤原伸介 ,  并川靖生

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/20

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 准备具有第一后侧表面(B1)的第一碳化硅衬底(11)和具有第二后侧表面(B2)的第二碳化硅衬底。放置第一碳化硅衬底(11)和第二碳化硅衬底(12)，以在一个方向上露出第一后侧表面(B1)和第二后侧表面(B2)中的每个。形成连接部(50)，以将第一后侧表面(B1)和第二后侧表面(B2)彼此连接。形成连接部(50)的步骤包括使用在所述一个方向上供给升华物的升华法在第一后侧表面(B1)和第二后侧表面(B2)的每个上形成由碳化硅制成的生长层(30)的步骤。

公开(公告)号：CN102869817A

公开(公告)日：2013-01-09

申请号：CN201280001235.1

申请日：2012-02-15

Applicant: 住友电气工业株式会社

Inventor： 井上博挥 ,  原田真 ,  堀勉 ,  藤原伸介

IPC: C30B33/06 ,  C30B29/36 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: C30B29/36 ,  C30B33/06 ,  H01L21/187 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/7827

Abstract: 第一单晶衬底（11）具有第一侧表面且由碳化硅构成。第二单晶衬底（12）具有与第一侧表面相对的第二侧表面且由碳化硅构成。接合部（BD），在第一和第二侧表面之间，使第一和第二侧表面彼此连接且由碳化硅构成。接合部的至少一部分具有多晶结构。因此，可以提供一种能够以高产量制造半导体器件的大尺寸碳化硅衬底。

公开(公告)号：CN102741973A

公开(公告)日：2012-10-17

申请号：CN201080045944.0

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 井上博挥 ,  原田真 ,  佐佐木信 ,  西口太郎 ,  冲田恭子 ,  并川靖生

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02444 ,  H01L21/02447 ,  H01L21/0245 ,  H01L21/02529 ,  H01L21/02631 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/66068

Abstract: 公开了一种碳化硅衬底(1)，其即使在由除了碳化硅之外的材料制成的不同类型材料层的情况下也实现抑制翘曲，该碳化硅衬底(1)包括：由碳化硅制成的基础层(10)；以及当在平面视图中看时并排地布置在基础层(10)上并且每个均由单晶碳化硅制成的多个SiC层(20)。间隙(60)形成在相邻的SiC层(20)的端表面(20B)之间。

公开(公告)号：CN102686787A

公开(公告)日：2012-09-19

申请号：CN201180005010.9

申请日：2011-10-12

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  本家翼

IPC: C30B29/36 ,  C30B23/06 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  G01N21/6489 ,  H01L22/12 ,  H01L22/20 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 碳化硅衬底（80）的主表面（M80）在相对于六方晶体的｛0001｝面的偏离方向上以偏离角倾斜。主表面（M80）具有下述特性：在由具有比六方碳化硅的带隙更高的能量的激发光引起的主表面的发射具有超过650nm的波长的光致发光光的区域中，下述区域的数目至多为每1cm21×104，该区域在与偏离方向垂直的方向上具有至多15μm的尺寸并且在平行于偏离方向的方向上具有不大于通过将激发光（LL）在六方碳化硅中的穿透长度除以偏离角的正切获得的值的尺寸。因此，能够减少反向漏电流。

公开(公告)号：CN102598213A

公开(公告)日：2012-07-18

申请号：CN201180004456.X

申请日：2011-01-07

Applicant: 住友电气工业株式会社

Inventor： 井上博挥 ,  原田真 ,  佐佐木信 ,  西口太郎 ,  冲田恭子 ,  并川靖生

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02667 ,  H01L21/7602 ,  H01L29/1608 ,  H01L29/66068

Abstract: 执行准备堆叠体（TX）的步骤，将第一单晶衬底组（10a）中的每个单晶衬底和第一基本衬底（30a）安置成彼此面对面，将第二单晶衬底组（10b）中的每个单晶衬底和第二基本衬底（30b）安置成彼此面对面，并且在一个方向上按顺序堆叠第一单晶衬底组（10a）、第一基本衬底（30a）、插入部（60X）、第二单晶衬底组（10b）和第二基本衬底（30b）。接下来，加热堆叠体（TX），使堆叠体（TX）的温度达到碳化硅能够升华的温度，以在堆叠体（TX）中形成其温度在所述方向上逐渐增加的温度梯度。通过这种方式，可以高效地制造碳化硅衬底（81）。

公开(公告)号：CN102484075A

公开(公告)日：2012-05-30

申请号：CN201080039807.6

申请日：2010-08-24

Applicant: 住友电气工业株式会社

Inventor： 穗永美纱子 ,  增田健良 ,  原田真

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L23/544 ,  H01L29/1608 ,  H01L29/66068 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 公开了一种制造半导体器件(1)的方法。所述方法包括下列步骤：在SiC衬底上形成包括SiC的半导体层，在该半导体层上形成膜，以及在该膜中形成沟槽(2)。半导体器件(1)配备有芯片(10)，其具有在其上形成的层间绝缘膜。半导体器件的特征在于沟槽(2)被形成在所述层间绝缘膜(17)上，以横跨所述芯片(10)。

公开(公告)号：CN102484044A

公开(公告)日：2012-05-30

申请号：CN201180003376.2

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  原田真 ,  井上博挥 ,  佐佐木信

IPC: H01L21/02 ,  C30B29/36 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B23/066 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02631 ,  H01L21/046 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明提供了一种制造碳化硅衬底的方法，其能够降低使用碳化硅衬底的半导体器件的制造成本。所述过程包括如下步骤：提供包括单晶碳化硅的SiC衬底(20)；将SiC衬底(20)放置在容器(70)中，并且将基底衬底(10)放置在容器(70)中，使得基底衬底(10)面对所述SiC衬底(20)的一个主面(20B)；以及将在容器(70)中所述基底衬底(10)加热至大于或等于构成所述基底衬底(10)的碳化硅的升华温度的温度范围，以由此形成包括碳化硅的基底层(10)，使得基底衬底(10)接触所述SiC衬底(20)的一个主面(20B)。在形成基底层(10)的步骤中，与所述SiC衬底(20)和所述基底衬底(10)不同的、包括含有硅的物质的硅产生源(91)放置在所述容器(70)中。

公开(公告)号：CN102471928A

公开(公告)日：2012-05-23

申请号：CN201080025658.8

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  佐佐木信 ,  原田真 ,  冲田恭子 ,  井上博挥 ,  并川靖生

IPC: C30B29/36 ,  C30B33/06 ,  H01L21/203

CPC classification number: C30B29/36 ,  C30B23/025 ,  C30B33/06 ,  H01L21/02002 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02631 ,  H01L29/1608

Abstract: 由碳化硅制成的支撑部(30c)在其主面(FO)的至少一部分上具有凹凸起伏。堆叠支撑部(30c)和至少一个单晶衬底(11)，使得由碳化硅制成的至少一个单晶衬底(11)中的每个的背面(B1)和具有形成的凹凸起伏的支撑部(30c)的主面(FO)彼此接触。为了接合至少一个单晶衬底(11)中的每个的背面(B1)与支撑部(30c)，加热支撑部(30c)和至少一个单晶衬底(11)，使得支撑部(30c)的温度超过碳化硅的升华温度，并且至少一个单晶衬底(11)中的每个的温度低于上述支撑部(30c)的温度。

公开(公告)号：CN102422425A

公开(公告)日：2012-04-18

申请号：CN201080020696.4

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子 ,  西口太郎 ,  佐佐木信 ,  藤原伸介 ,  并川靖生

IPC: H01L29/739 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 本发明公开了一种IGBT(100)，其为能降低导通电阻并同时抑制缺陷产生的垂直型IGBT，且包含：碳化硅衬底(1)、漂移层(3)、阱区(4)、n+区(5)、发射极接触电极(92)、栅氧化物膜(91)、栅极(93)以及集电极(96)。所述碳化硅衬底(1)包含：由碳化硅制成并具有p型导电性的基础层(10)；和由单晶碳化硅制成并布置在所述基础层(10)上的SiC层(20)。所述基础层(10)具有超过1×1018cm-3的p型杂质浓度。

公开(公告)号：CN102422402A

公开(公告)日：2012-04-18

申请号：CN201080020501.6

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  西口太郎 ,  佐佐木信 ,  并川靖生 ,  藤原伸介

IPC: H01L21/337 ,  H01L21/02 ,  H01L21/20 ,  H01L29/808

CPC classification number: H01L29/1608 ,  H01L29/32 ,  H01L29/66068 ,  H01L29/808

Abstract: 一种JFET(100)，该JFET是用于使能制造成本降低的半导体器件，该JFET包括：碳化硅衬底(1)；有源层(8)，其由单晶碳化硅制成并且设置在所述碳化硅衬底(1)的一个主表面上；源电极(92)，其设置在所述有源层(8)上；以及漏电极(93)，其形成在所述有源层(8)上并且与所述源电极(92)分隔开。所述碳化硅衬底(1)包括：基底层(10)，其由单晶碳化硅制成，以及SiC层(20)，其由单晶碳化硅制成并且设置在所述基底层(10)上。所述SiC层(20)具有的缺陷密度小于所述基底层(10)的缺陷密度。