-
公开(公告)号:CN109997118A
公开(公告)日:2019-07-09
申请号:CN201780070076.3
申请日:2017-11-09
Applicant: 华为技术有限公司
Inventor: 托马斯·博伊尔
IPC: G06F12/0804 , G06F12/0811 , G06F12/084 , G06F12/0842
Abstract: 处理器内核上的线程执行一个或多个指令,以将文件的文件数据写入永久存储器保存区。所述写入文件数据的指令具有将所述文件的文件数据存储在与处理器内核相关联的缓存中的效果。在所述处理器内核上运行的线程将所述文件数据从缓存刷新到永久存储器保存区,同时将所述文件数据保留在所述缓存中。在所述处理器内核上运行的线程将所述文件数据从所述处理器内核的缓存复制到存储在永久存储器中的文件的永久副本中。
-
公开(公告)号:CN106326146B
公开(公告)日:2019-05-14
申请号:CN201510367796.9
申请日:2015-06-29
Applicant: 上海华虹集成电路有限责任公司
IPC: G06F12/0804 , G06F12/123
Abstract: 本发明公开了一种检查高速缓存是否命中的方法,定义一个页地址队列,用于记录高速缓存的页信息的命中和替换;定义一个完整地址队列,用于记录每一个进入高速缓存的地址;采用双队列定位查找,使用验证环境顶层定义的高速缓存的变量,根据输入地址判断是否命中,并输出命中标志信号。本发明可以快速准确的判断出一次地址操作是否命中高速缓存,流程简单可靠,调用方便。
-
公开(公告)号:CN107111572B
公开(公告)日:2019-05-03
申请号:CN201580058973.3
申请日:2015-09-29
Applicant: 赛灵思公司
IPC: G06F13/16 , G06F13/40 , G06F13/42 , G06F12/0804 , G06F12/0831 , G06F12/0888
Abstract: 公开了一种系统,包括第一通信电路(110),其使用第一通信协议通过第一数据端口(112)传送数据(302、304)。所述系统还包括第二通信电路(130、340),其使用第二通信协议通过第二数据端口(132)传送数据。第二通信协议以读取和写入请求被接收的次序处理读取和写入请求。桥接电路(120、310)被配置成在第一通信电路的第一数据端口(112)与第二通信电路的第二数据端口(132)之间传送数据。桥接电路(120、310)被配置成将经由缓冲电路(122、328)将非报告的写入传送到第二通信电路以及经由旁路缓冲电路的通信路径(322)将报告的写入传送到第二通信电路。
-
公开(公告)号:CN106201916B
公开(公告)日:2019-03-29
申请号:CN201610588569.3
申请日:2016-07-25
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F12/02 , G06F12/0804
Abstract: 本发明涉及一种面向SSD的非易失缓存机制。通过将SSD划分出一块大的缓冲区,小的随机写请求首先写到小的RAM buffer,然后当RAM buffer写满之后,将这些写请求一起以日志的形式顺序写入到缓冲区,然后后台将缓冲区的数据写回到数据区,这样能有效提高SSD的随机写入性能,缓存机制同样会对读干扰问题进行优化,这其中的缓存机制包括:I/O检测算法,过滤掉顺序和大块的I/O;一种面向数据区的垃圾回收策略,使缓存的写也能顺序的写入数据区,同时对缓存区中剩余的数据也以一种顺序的方式再次写入缓存;同时为了解决SSD读干扰问题,发明了一种读缓存策略;最终实现一个基于device mapper的日志结构的SSD缓存SSD系统。
-
公开(公告)号:CN108475235A
公开(公告)日:2018-08-31
申请号:CN201680078338.6
申请日:2016-12-09
Applicant: 高通股份有限公司
IPC: G06F12/0868 , G06F12/0893 , G06F12/0804 , G06F12/0862 , G06F12/0866 , G06F12/0875
CPC classification number: G06F12/0638 , G06F12/0804 , G06F12/0862 , G06F12/0866 , G06F12/0868 , G06F12/0875 , G06F12/0891 , G06F12/0893 , G06F2212/1032 , G06F2212/205 , G06F2212/214 , G06F2212/281 , G06F2212/3042 , G06F2212/305
Abstract: 公开了用于利用易失性存储器程序高速缓存来提供非易失性系统存储器的系统、方法和计算机程序。一种这样的方法包括在非易失性随机存取存储器中存储可执行程序。响应于对可执行程序的最初启动,从非易失性随机存取存储器中将可执行程序加载到易失性存储器高速缓存中用于执行。响应于对可执行程序的最初中止,与可执行程序相对应的高速缓存页面被冲洗到非易失性随机存取存储器中。
-
公开(公告)号:CN105095105B
公开(公告)日:2018-07-03
申请号:CN201410168515.2
申请日:2014-04-24
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/0804 , G06F12/0806 , G06F12/1009
CPC classification number: G06F12/08
Abstract: 本发明实施例公开了一种Cache分区的方法及装置,涉及电子信息技术领域,能够为执行实体灵活分配物理内存和Cache Set,减少了多个执行实体在Cache的使用上产生的干扰,提高访存性能。本发明的方法包括:所述操作系统为执行实体分配物理内存;在所述主机包括的Cache Sets中,选取未被占用的一个或多个Cache Set,将为所述执行主体分配的物理内存中的数据缓存至所述选取的Cache Set中,建立为所述执行主体分配的物理内存与所述选取的Cache Set的对应关系。本发明适用于为执行实体分配合适的Cache Set的场景。
-
公开(公告)号:CN108139972A
公开(公告)日:2018-06-08
申请号:CN201780003237.7
申请日:2017-02-07
Applicant: 谷歌有限责任公司
Inventor: 桑托什·拉奥 , 萨梅尔·南达 , 维亚切斯拉夫·弗拉基米罗维奇·马柳金 , 路易吉·塞门扎托 , 阿伦·德宾 , 基思·罗伯特·普夫勒德雷尔 , 李效恒 , 拉胡尔·贾格迪什·塔库尔
IPC: G06F12/02 , H03M7/30 , G06F12/0804
CPC classification number: G06F3/0638 , G06F3/0608 , G06F3/0656 , G06F3/0673 , G06F12/023 , G06F12/0804 , G06F2212/1044 , G06F2212/401 , H03M7/30 , H03M7/6011 , H03M7/6058
Abstract: 用于管理物理计算机存储器中的数据的硬件辅助压缩中的碎片的系统、设备和方法,其可导致减少的内部碎片。一种示例计算机实现的方法包括:由存储器管理程序向压缩硬件提供压缩命令,该压缩命令包括待压缩数据在物理计算机存储器中的地址和用于存储压缩数据的至少两个可用缓冲区的列表;由压缩硬件使用包括在压缩命令中的地址来检索未压缩数据;对未压缩数据进行压缩;以及由压缩硬件基于如果压缩数据被存储在至少两个缓冲区中则将剩余的空间量来从至少两个可用缓冲区的列表中选择至少两个缓冲区以供存储压缩数据,其中至少两个选择的缓冲区中的每一个在大小上不同于所选择的缓冲区中的至少另一个。
-
公开(公告)号:CN107533506A
公开(公告)日:2018-01-02
申请号:CN201580079149.6
申请日:2015-05-06
Applicant: 华为技术有限公司
Inventor: 维亚切斯拉夫·安那托里维奇·杜贝柯 , 张洪波
IPC: G06F12/02 , G06F12/0804 , G06F12/0871
CPC classification number: G06F12/0246 , G06F3/06 , G06F12/0253 , G06F12/0804 , G06F12/0871 , G06F2212/7205
Abstract: 一种用于进行日志结构化文件系统中卷的垃圾回收的垃圾回收设备(30)。所述卷包括多个分段,其中,每个分段都包含多个块。所述设备(30)包括状态参数确定单元(31),用于:确定所述每个块的块状态参数、所述每个分段的分段状态参数、卷状态参数。另外,所述设备(30)包括垃圾回收确定单元(32),用于:基于所述分段状态参数确定垃圾回收队列,基于所述卷状态和所述垃圾回收队列确定垃圾回收分段。所述设备(30)包括垃圾回收单元(33),用于进行所述垃圾回收分段的垃圾回收。
-
公开(公告)号:CN107463512A
公开(公告)日:2017-12-12
申请号:CN201710493711.0
申请日:2017-06-26
Applicant: 上海高顿教育培训有限公司
Inventor: 魏琮举
IPC: G06F12/0868 , G06F12/0804
Abstract: 本发明涉及一种分布式高速存储系统的数据更新方法,包括:步骤S1:建立元数据集合,查找所有代码文件中的函数,并保存于元数据集合中;步骤S2:获取高速缓存中的数据键值,根据数据键值在元数据集合中查找得到对应函数,从低速存储器中获取对应函数的数据,并以此修改高速缓存中的对应数据。与现有技术相比,本发明以键值作为查找依据,利用低速存储中的数据更新高速缓存中的数,不需要对各条高速缓存中的数据进行甄别,免去了数据修改监听等消耗,提升了系统效率。
-
公开(公告)号:CN107391397A
公开(公告)日:2017-11-24
申请号:CN201710382875.6
申请日:2011-09-30
Applicant: 英特尔公司
IPC: G06F12/0804 , G06F9/46 , G06F11/10 , G06F12/0868 , G06F12/0897 , G06F13/16 , G06F13/40 , G06F13/42
CPC classification number: G06F13/1694 , G06F9/467 , G06F11/1064 , G06F12/0238 , G06F12/0802 , G06F12/0804 , G06F12/0811 , G06F12/0868 , G06F12/0897 , G06F13/1668 , G06F13/4068 , G06F13/42 , G06F13/4234 , G06F2212/1008 , G06F2212/1016 , G06F2212/1044 , G06F2212/2024 , G06F2212/7203 , Y02D10/13 , Y02D10/14 , Y02D10/151
Abstract: 一种半导体芯片,包括存储器控制器电路,所述存储器控制器电路具有接口电路以耦合到存储器通道。存储器控制器包括第一逻辑电路以在存储器通道上实现第一存储器通道协议。第一存储器通道协议特定于第一易失性系统存储器技术。该接口还包括第二逻辑电路以在存储器通道上实现第二存储器通道协议。第二存储器通道协议特定于第二非易失性系统存储器技术。第二存储器通道协议是事务协议。
-
-
-
-
-
-
-
-
-