公开(公告)号：CN118839662A

公开(公告)日：2024-10-25

申请号：CN202410852094.9

申请日：2024-06-28

Applicant: 无锡北京大学电子设计自动化研究院

Inventor： 林亦波 ,  王启盼 ,  王润声 ,  黄如

IPC: G06F30/398 ,  G06F30/23 ,  G06F119/08

Abstract: 本发明公开了一种集成芯片稳态热仿真方法，包括以下步骤：获取输入信息和相关参数，建立模型；对获取得到的输入信息进行粗、细粒度网格划分；在划分后的粗、细网格上依次建立方程并快速求解，进而获得每个细粒度网格的温度；更新热学参数，通过迭代细化，得到非线性和材料异质性的三维集成系统的多尺度温度分布；最后将得到的多尺度温度分布按照输入的模块布局信息整理输出到文件中，并进行可视化展示。本发明提供的一种集成芯片稳态热仿真方法，可以更加准确且高效地处理细粒度和多尺度的结构，并且有利于并行化；可以处理非线性热导率和非线性泄漏功耗，可以达到高精度和高效率。

公开(公告)号：CN117371371A

公开(公告)日：2024-01-09

申请号：CN202311273502.7

申请日：2023-09-28

Applicant: 无锡北京大学电子设计自动化研究院

Inventor： 林亦波 ,  郭资政 ,  张作栋 ,  江循 ,  王润声 ,  黄如

IPC: G06F30/3308 ,  G06F30/327

Abstract: 本申请涉及一种电路门级逻辑仿真方法、装置、计算机设备和存储介质。所述方法包括：对仿真电路的逻辑单元库进行预处理，获得逻辑扩展状态表；根据预设处理算法对仿真电路进行并行分析，获得目标并行计算方案；基于目标并行计算方案和逻辑扩展状态表进行仿真，获得目标逻辑仿真结果。采用本方法能够实现了灵活、通用的并行门级逻辑仿真、节省仿真计算的成本以及加快并行计算的执行效率。

公开(公告)号：CN119476155A

公开(公告)日：2025-02-18

申请号：CN202411597634.X

申请日：2024-11-11

Applicant: 无锡北京大学电子设计自动化研究院

Inventor： 林亦波 ,  郭资政 ,  张作栋 ,  王润声 ,  黄如

IPC: G06F30/3312

Abstract: 本申请涉及一种集成电路延迟确定方法、装置、设备、介质和产品，其中方法包括：获取目标集成电路的时钟线网的有向无环图、预设的时序路径集合以及时序例外集合，其中，时序例外集合中包括各种时序例外对应的子图规则；根据子图规则中的关键节点，确定各时序例外路径对应的影响区域，并根据预设的微指令编译方法，确定影响区域内各个影响节点的微指令；根据微指令对各影响节点进行分类讨论，并根据分类讨论的结果确定各影响节点对应的一个或多个标签，以根据标签得到时序例外标签图，标签中存储有各影响节点的延迟，以实现目标集成电路的延迟最小值和延迟最大值的确定。本申请采用上述方法可以提升集成电路延迟确定方法的效率以及可靠性。

公开(公告)号：CN119047404A

公开(公告)日：2024-11-29

申请号：CN202410940389.1

申请日：2024-07-15

Applicant: 无锡北京大学电子设计自动化研究院

Inventor： 余备 ,  蒲渊 ,  林亦波

IPC: G06F30/392 ,  G06F30/398 ,  G06F30/3312

Abstract: 本发明公开了一种基于时序优化的Macro布局增量优化方法，包括以下步骤：根据placement prototype的布局信息，建立kd‑tree，并利用kd‑tree检测出缺陷macro；移动缺陷macro，优化线长并挪动到芯片的边界；根据placement prototype中macro之间的相对位置关系构建约束图，根据所述约束图进行合理化求解，得到合法(legal)的macro布局结果。本发明提供的一种基于时序优化的Macro布局增量优化方法，在混合尺寸布局得到时序优化的placement prototype之后，循环地对造成拥塞的macro向芯片的边界进行挪动，同时维护macro之间在placement prototype中的相对位置关系并优化线长等代理目标，本发明方法可以被集成进不同的布局流程中，并可以用于优化不同布局器(黑盒或者白盒)的布局结果。

公开(公告)号：CN119047411A

公开(公告)日：2024-11-29

申请号：CN202410898450.0

申请日：2024-07-05

Applicant: 无锡北京大学电子设计自动化研究院

Inventor： 林亦波 ,  赵春源 ,  张作栋

IPC: G06F30/394 ,  G06F30/398

Abstract: 本发明提供了一种3‑bend模式布线方法，包括以下步骤：对求解区域进行预处理，获得线网对应的连续区间内的最小值；构建数据结构并求出其最小值；最后在数据结构上查询每个线网对应区间的最小值，并可进行并行查询。本发明提供的一种3‑bend模式布线方法，虽然增加总计算量，大大降低负载不均的影响，更加适合GPU等具有大量并行计算单元的计算设备，大大提高计算的效率，降低了计算所需要的时间。

公开(公告)号：CN117131830A

公开(公告)日：2023-11-28

申请号：CN202311130078.0

申请日：2023-09-04

Applicant: 无锡北京大学电子设计自动化研究院

Inventor： 余备 ,  廖培宇 ,  林亦波

IPC: G06F30/392

Abstract: 本发明公开了一种基于Moreau Envelope近似线长模型的大规模解析布局方法，包括以下步骤：由布局器读取输入网表并获取任意线网的坐标并排序，取任意大于0的超参数t；对任意大于0的超参数t，使用注水法获得附加参数的值，并邻近算子；由附加参数的值通过邻近算子计算半周长线长在水平方向上的Moreau Envelope近似模型及该线长模型的梯度，联合任意可微的密度模型梯度来优化解析布局的目标函数，从而得到解析布局的结果。本发明的大规模解析布局方法，使用一种数值稳定性、凸性和近似误差上都表现优异的全局可微近似模型，可以被套用在各类基于非线性数值优化的解析布局方案中，具有更好的数值稳定性、全局凸性，同时在保证平滑的同时具有更好的近似性。

公开(公告)号：CN117669659A

公开(公告)日：2024-03-08

申请号：CN202311737902.9

申请日：2023-12-18

Applicant: 无锡北京大学电子设计自动化研究院

Inventor： 李宇 ,  马颖 ,  王润声

IPC: G06N3/0464 ,  G06N3/088

Abstract: 本发明公开了一种基于自编码器的模型参数自动提取方法，用户需要将测试数据按比例划分为训练数据和验证数据，将训练数据输入给自编码器采用Adam优化器进行预训练；然后提取出已训练好的编码器层，连接若干层全连接层后，基于Dataset进行第二次训练，验证数据被输入到训练好的完整网络中，用完整的网络结构对验证数据进行参数提取。本发明提供的一种基于自编码器的新型自动参数提取方法，对非线性系统具有强大泛化能力，以随机组合参数及其对应结果作为训练数据，无需预设参数分布，并且能在数秒内完成测试数据的参数提取，大幅简化了面对新数据时常见的迭代流程。

公开(公告)号：CN116882346A

公开(公告)日：2023-10-13

申请号：CN202310843291.X

申请日：2023-07-11

Applicant: 无锡北京大学电子设计自动化研究院

Inventor： 王润声 ,  张作栋 ,  林亦波 ,  黄如

IPC: G06F30/367 ,  G06F119/04 ,  G06F119/14

Abstract: 本发明公开了一种基于解析模型的晶体管老化应力计算方法，是一种解析式自动生成方法，适用于老化机制为偏压温度不稳定性(bias temperature instability，BTI)和热载流子退化(hot carrier degradation，HCD)的晶体管，本发明的解析模型根据门级仿真得到的统计性动态信息如占空比(duty factor，DF)和翻转率(toggle rate，TR)计算内部晶体管的应力，所使用的解析式通过晶体管级的逻辑仿真自动化生成，且支持不同种老化机制的应力分析。