-
公开(公告)号：CN118943143A
公开(公告)日：2024-11-12
申请号：CN202311726035.9
申请日：2023-12-14
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件包括：衬底，包括由沟槽限定的有源图案；器件隔离层，在沟槽中；第一源/漏图案和第二源/漏图案，在有源图案上；分隔壁，在第一源/漏图案和第二源/漏图案之间；挡板结构和栅极切割图案，在器件隔离层上；以及栅极间隔物，在栅极切割图案的侧表面上。第一源/漏图案在分隔壁和挡板结构之间的凹陷中，并且栅极间隔物的下部介于挡板结构和栅极切割图案之间。栅极间隔物的下部的第一厚度与栅极间隔物的上部的第二厚度不同。
-
公开(公告)号：CN118825019A
公开(公告)日：2024-10-22
申请号：CN202410228883.5
申请日：2024-02-29
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092
Abstract: 一种半导体装置，包括：衬底，其包括有源图案；第一源极/漏极图案和第二源极/漏极图案，其与有源图案重叠；分离绝缘层，其在第一源极/漏极图案和第二源极/漏极图案之间；以及第一栅电极和第二栅电极，第一栅电极和第二栅电极通过分离绝缘层插置在其间而彼此间隔开。分离绝缘层的顶表面的水平高度高于第一栅电极的顶表面的水平高度和第二栅电极的顶表面的水平高度。
-
公开(公告)号：CN117790539A
公开(公告)日：2024-03-29
申请号：CN202310483676.X
申请日：2023-04-28
Applicant: 三星电子株式会社
IPC: H01L29/08 , H01L23/538 , H01L27/088
Abstract: 一种三维半导体器件，包括：在衬底上的第一有源区域，该第一有源区域包括下沟道图案和连接到下沟道图案的下源/漏图案；第二有源区域，堆叠在第一有源区域上，该第二有源区域包括上沟道图案和连接到上沟道图案的上源/漏图案；栅电极，在下沟道图案和上沟道图案上；下接触部，电连接到下源/漏图案，该下接触部具有在第一方向上在下源/漏图案上延伸的条形形状；第一有源接触部，耦接到下接触部；以及第二有源接触部，耦接到上源/漏图案。下源/漏图案在第二方向上的第一宽度大于下接触部在第二方向上的第二宽度。
-
公开(公告)号：CN106098772B
公开(公告)日：2020-10-27
申请号：CN201610269149.9
申请日：2016-04-27
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种半导体器件，所述半导体器件包括位于第一有源区上的第一图案、位于第二有源区上的第二图案以及位于第三有源区上的第三图案。第一图案以与第一有源区与第二有源区之间的第一凹进的宽度相对应的第一间隔从第二图案间隔开。第二图案以与第二有源区与第三有源区之间的第二凹进的宽度相对应的第二间隔从第三图案分隔开。第一图案、第二图案和第三图案包括栅极图案，第一凹进和第二凹进包括其导电类型不同于有源区的半导体材料。一个凹进中的半导体材料延伸高于另一凹进中的半导体材料。第一图案、第二图案和第三图案具有相同的宽度，第一凹进和第二凹进具有不同的深度。
-
公开(公告)号：CN119855230A
公开(公告)日：2025-04-18
申请号：CN202411240141.0
申请日：2024-09-05
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底；有源区域，其在衬底上沿第一方向延伸；栅极结构，其在有源区域上沿第二方向延伸并且与有源区域相交；源极/漏极区域，其在栅极结构的一侧位于有源区域上；分隔图案，其在第一方向上延伸并且使栅极结构分离；以及接触结构，其位于分隔图案上并且与分隔图案交叉，接触结构电连接到源极/漏极区域，其中，接触结构包括第一部分和第二部分，第一部分接触分隔图案，第二部分接触源极/漏极区域，第二部分的下表面处于比第一部分的下表面低的高度，并且接触结构的最下端与分隔图案间隔开。
-
Patent Agency Ranking
公开(公告)号：CN106057896B
公开(公告)日：2020-05-29
申请号：CN201610228211.X
申请日：2016-04-13
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/772 , H01L21/336
Abstract: 本发明提供了一种包括第一有源区和第二有源区的半导体器件。每个有源区包括多个鳍突起和布置在各鳍突起之间的凹进区域。多个栅极结构布置在多个鳍突起中的每一个上。半导体层布置在每个凹进区域中。第一有源区的栅极结构之间的距离与第二有源区的栅极结构之间的距离相同，并且第一凹进区域的半导体层的底表面与第一有源区的鳍突起中的每一个的顶表面之间的高度差小于第二有源区的凹进区域的半导体层的底表面与第二有源区的鳍突起中的每一个的顶表面之间的高度差。
-
公开(公告)号：CN106169472B
公开(公告)日：2020-02-21
申请号：CN201610186038.1
申请日：2016-03-29
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提供具有多个栅结构的半导体器件。一种半导体器件包括：基板，具有第一区域和第二区域；多个第一栅结构，在第一区域中，所述第一栅结构彼此间隔开第一距离；多个第二栅结构，在第二区域中，所述第二栅结构彼此间隔开第二距离；第一间隔物，在第一栅结构的侧壁上；电介质层，在第一间隔物上；第二间隔物，在第二栅结构的侧壁上；以及第三间隔物，在第二间隔物上。
-
公开(公告)号：CN106158969B
公开(公告)日：2018-08-07
申请号：CN201610262462.X
申请日：2016-04-25
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/417
CPC classification number: H01L29/0847 , H01L21/823418 , H01L21/823431 , H01L27/0886 , H01L29/0653 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/6653 , H01L29/66545 , H01L29/7848 , H01L29/7851
Abstract: 种半导体器件包括衬底、从所述衬底突出的有源鳍以及布置在所述有源鳍的上表面上的非对称菱形源极/漏极。所述源极/漏极包括第晶体生长部分和第二晶体生长部分,第二晶体生长部分与第晶体生长部分共享个平面,并且第二晶体生长部分的下表面布置在比第晶体生长部分的下表面更低的水平高度上。
-
公开(公告)号：CN106169472A
公开(公告)日：2016-11-30
申请号：CN201610186038.1
申请日：2016-03-29
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开提供具有多个栅结构的半导体器件。一种半导体器件包括：基板，具有第一区域和第二区域；多个第一栅结构，在第一区域中，所述第一栅结构彼此间隔开第一距离；多个第二栅结构，在第二区域中，所述第二栅结构彼此间隔开第二距离；第一间隔物，在第一栅结构的侧壁上；电介质层，在第一间隔物上；第二间隔物，在第二栅结构的侧壁上；以及第三间隔物，在第二间隔物上。
-
公开(公告)号：CN106098772A
公开(公告)日：2016-11-09
申请号：CN201610269149.9
申请日：2016-04-27
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种半导体器件，所述半导体器件包括位于第一有源区上的第一图案、位于第二有源区上的第二图案以及位于第三有源区上的第三图案。第一图案以与第一有源区与第二有源区之间的第一凹进的宽度相对应的第一间隔从第二图案间隔开。第二图案以与第二有源区与第三有源区之间的第二凹进的宽度相对应的第二间隔从第三图案分隔开。第一图案、第二图案和第三图案包括栅极图案，第一凹进和第二凹进包括其导电类型不同于有源区的半导体材料。一个凹进中的半导体材料延伸高于另一凹进中的半导体材料。第一图案、第二图案和第三图案具有相同的宽度，第一凹进和第二凹进具有不同的深度。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.033 seconds)
