-
公开(公告)号：CN119730366A
公开(公告)日：2025-03-28
申请号：CN202410797263.3
申请日：2024-06-20
Applicant: 三星电子株式会社
Abstract: 公开了集成电路器件。所述集成电路器件包括：第一鳍和第二鳍，在基底的第一区域上在第一水平方向上延伸；第三鳍和第四鳍，在基底的第二区域上在第一水平方向上延伸；连接栅极线，至少部分地围绕第一沟道区域和第二沟道区域；以及分离栅极线，包括第一分离部分和第二分离部分，第一分离部分至少部分地围绕第三沟道区域，第二分离部分至少部分地围绕第四沟道区域，其中，分离栅极线的顶表面的最上部分在第一竖直高度处，并且连接栅极线的顶表面的最上部分在比第一竖直高度高的第二竖直高度处。
-
公开(公告)号：CN118870794A
公开(公告)日：2024-10-29
申请号：CN202311798854.4
申请日：2023-12-26
Applicant: 三星电子株式会社
IPC: H10B10/00
Abstract: 一种半导体存储器装置，包括：衬底，其包括彼此相对的第一表面和第二表面；下有源区，其在第一表面上，下有源区包括彼此间隔开的下栅电极和下有源接触件；上有源区，其堆叠在下有源区上，上有源区包括彼此间隔开的上栅电极和上有源接触件；第一金属层，其在第一表面上；以及背侧金属层，其在第二表面上。背侧金属层包括将下栅电极电连接到下有源接触件的第一共享焊盘。第一金属层包括将上栅电极电连接到上有源接触件的第二共享焊盘。
-
公开(公告)号：CN117790539A
公开(公告)日：2024-03-29
申请号：CN202310483676.X
申请日：2023-04-28
Applicant: 三星电子株式会社
IPC: H01L29/08 , H01L23/538 , H01L27/088
Abstract: 一种三维半导体器件，包括：在衬底上的第一有源区域，该第一有源区域包括下沟道图案和连接到下沟道图案的下源/漏图案；第二有源区域，堆叠在第一有源区域上，该第二有源区域包括上沟道图案和连接到上沟道图案的上源/漏图案；栅电极，在下沟道图案和上沟道图案上；下接触部，电连接到下源/漏图案，该下接触部具有在第一方向上在下源/漏图案上延伸的条形形状；第一有源接触部，耦接到下接触部；以及第二有源接触部，耦接到上源/漏图案。下源/漏图案在第二方向上的第一宽度大于下接触部在第二方向上的第二宽度。
-
公开(公告)号：CN119108427A
公开(公告)日：2024-12-10
申请号：CN202410568000.5
申请日：2024-05-09
Applicant: 三星电子株式会社
IPC: H01L29/78
Abstract: 一种半导体器件包括：第一下有源图案和第二下有源图案；第一上有源图案和第二上有源图案；第一栅电极，与第一下有源图案和第一上有源图案重叠；第二栅电极，与第一栅电极间隔开；第三栅电极，与第一栅电极间隔开；第四栅电极，与第三栅电极间隔开；第一下源/漏接触部，电连接到第一下有源图案；第一上源/漏接触部，电连接到第二上有源图案；下共享接触部，在下部区域中；以及上共享接触部，在上部区域中。
-
-
Patent Agency Ranking
公开(公告)号：CN118829188A
公开(公告)日：2024-10-22
申请号：CN202311690427.4
申请日：2023-12-11
Applicant: 三星电子株式会社
IPC: H10B10/00
Abstract: 一种半导体存储器装置，包括：衬底，其具有彼此相对的第一表面和第二表面；下有源区，其在第一表面上并包括第一下栅电极和第一下有源接触件；上有源区，其在下有源区上并包括第一上栅电极和与第一下有源接触件的至少一部分竖直地重叠的第一上有源接触件；第一连接结构，其将第一上有源接触件竖直地连接到第一下有源接触件；第一金属层，其在第一表面上；以及背侧金属层，其在第二表面上。第一上栅电极和第一下栅电极连接并形成第一栅电极。第一金属层包括将第一栅电极电连接到第一上有源接触件的第一节点线。
-
公开(公告)号：CN118263251A
公开(公告)日：2024-06-28
申请号：CN202311623101.X
申请日：2023-11-30
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/06 , H01L29/41 , H01L23/528 , H01L23/522
Abstract: 一种集成电路器件，包括：在第一方向上延伸的下绝缘线；在下绝缘线上方的多个下沟道线；分别在下绝缘线的相对侧和下沟道线之一的相对侧上的第一下栅极线和第二下栅极线；围绕下沟道线之一的上表面和下表面延伸并将第一下栅极线和第二下栅极线彼此连接的第三下栅极线；布置在下绝缘线下方并与第一下栅极线和第二下栅极线接触的外栅极线；在每个下沟道线的上表面上方的上绝缘线；在上绝缘线上方的多个上沟道线；以及围绕上沟道线之一延伸的上栅极线。
-
公开(公告)号：CN117135899A
公开(公告)日：2023-11-28
申请号：CN202310524591.1
申请日：2023-05-10
Applicant: 三星电子株式会社
IPC: H10B10/00
Abstract: 公开了半导体器件。所述半导体器件包括：基底；下部有源图案，与基底间隔开并且在第一方向上延伸；上部有源图案，在下部有源图案上，上部有源图案与下部有源图案间隔开并且在第一方向上延伸；栅极结构，在基底上，栅极结构在与第一方向相交的第二方向上延伸；以及切割图案，在基底上，切割图案在第一方向上延伸以切割栅极结构。栅极结构包括：下部栅电极，下部有源图案穿透下部栅电极；上部栅电极，连接到下部栅电极，并且上部有源图案穿透上部栅电极；以及绝缘图案，在切割图案的一侧上，绝缘图案沿着第二方向与上部栅电极一起布置。
-
公开(公告)号：CN119562589A
公开(公告)日：2025-03-04
申请号：CN202410662505.8
申请日：2024-05-27
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：下图案，在第一方向上延伸；第一沟道图案，在下图案上并且包括多个第一片状图案；下图案上的第二沟道图案，包括多个第二片状图案并且与第一沟道图案间隔开；第一栅结构，围绕第一片状图案延伸，并且包括第一栅电极和第一栅绝缘膜；第二栅结构，围绕第二片状图案延伸，并且包括第二栅电极和第二栅绝缘膜；第一栅封盖图案；以及第二栅封盖图案。第一片状图案的数量不同于第二片状图案的数量，并且第一栅封盖图案的厚度不同于第二栅封盖图案的厚度。
-
公开(公告)号：CN118695575A
公开(公告)日：2024-09-24
申请号：CN202410237048.8
申请日：2024-03-01
Applicant: 三星电子株式会社
IPC: H10B10/00 , H01L27/092
Abstract: 一种堆叠式集成电路器件包括：多个晶体管，所述多个晶体管包括位于第一层中的成对的上拉晶体管、位于与所述第一层处于不同垂直高度处的第二层中的成对的下拉晶体管、以及位于所述第一层和所述第二层之一中的成对的通道栅极晶体管；接触，所述接触被配置为将一个所述上拉晶体管的源极/漏极区域、一个所述下拉晶体管的漏极/源极区域和一个所述通道栅极晶体管的源极/漏极区域彼此电连接；栅极接触，所述栅极接触被配置为将另一个上拉晶体管的栅电极连接到另一个下拉晶体管的栅电极；以及上布线，所述上布线位于所述接触和所述栅极接触上，所述上布线在第一水平方向上延伸并且连接到所述接触和所述栅极接触。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.034 seconds)
