公开(公告)号：CN102543876B

公开(公告)日：2016-01-20

申请号：CN201110375613.X

申请日：2011-11-23

Applicant: 三星电子株式会社

Inventor： 崔锡宪 ,  尹普彦 ,  白在职 ,  赵炳权

IPC: H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/32139 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/78

Abstract: 本发明提供了一种具有金属栅电极的半导体器件的制造方法。所述方法包括制备具有第一区域和第二区域的半导体衬底的工序，以及在半导体衬底上形成绝缘层的工序。绝缘层形成为包含具有分别配置在第一和第二区域内的第一槽和第二槽的层间绝缘层、和至少覆盖第一和第二槽的底面的栅绝缘层。在具有绝缘层的衬底的整个表面上形成层叠金属层，在层叠金属层上形成具有非感光性的平坦化层。平坦化层形成为填充第一和第二槽。使用干法刻蚀工艺来选择性地去除第一区域内的平坦化层，以暴露第一区域内的层叠金属层并形成覆盖第二区域内的层叠金属层的平坦化层图案。

公开(公告)号：CN102543876A

公开(公告)日：2012-07-04

申请号：CN201110375613.X

申请日：2011-11-23

Applicant: 三星电子株式会社

Inventor： 崔锡宪 ,  尹普彦 ,  白在职 ,  赵炳权

IPC: H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/32139 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/78

Abstract: 本发明提供了一种具有金属栅电极的半导体器件的制造方法。所述方法包括制备具有第一区域和第二区域的半导体衬底的工序，以及在半导体衬底上形成绝缘层的工序。绝缘层形成为包含具有分别配置在第一和第二区域内的第一槽和第二槽的层间绝缘层、和至少覆盖第一和第二槽的底面的栅绝缘层。在具有绝缘层的衬底的整个表面上形成层叠金属层，在层叠金属层上形成具有非感光性的平坦化层。平坦化层形成为填充第一和第二槽。使用干法刻蚀工艺来选择性地去除第一区域内的平坦化层，以暴露第一区域内的层叠金属层并形成覆盖第二区域内的层叠金属层的平坦化层图案。

公开(公告)号：CN101179050B

公开(公告)日：2011-05-18

申请号：CN200710167818.2

申请日：2007-10-26

Applicant: 三星电子株式会社

Inventor： 郑丞弼 ,  李善雨 ,  崔永文 ,  文成昊 ,  尹洪植 ,  崔锡宪 ,  边炅来

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/532

Abstract: 提供一种制造集成电路器件的方法。该方法包括：在半导体衬底上顺序地形成下部互连层、催化剂层以及缓冲层，形成层间介电层以覆盖缓冲层，形成穿过层间介电层的接触孔以便可部分地暴露缓冲层的顶面，去除缓冲层的由接触孔暴露的部分以便可以暴露催化剂层的顶面，以及从催化剂层的由接触孔暴露的部分生长碳纳米管以便接触孔可由碳纳米管填充。

公开(公告)号：CN101221924A

公开(公告)日：2008-07-16

申请号：CN200810002602.5

申请日：2008-01-08

Applicant: 三星电子株式会社

Inventor： 崔锡宪 ,  洪昌基 ,  李埈泳 ,  金重铉 ,  尹煋圭 ,  林钟欣

IPC: H01L21/8247 ,  H01L27/115 ,  G11C11/22

CPC classification number: H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/82

Abstract: 本发明公开了一种铁电存储器件及其形成方法。该铁电存储器件的形成包括：在具有导电区的衬底上形成绝缘层；在该绝缘层上形成电连接到该导电区的底部电极；对该绝缘层进行挖槽；以及在该挖槽的绝缘层上形成用于覆盖该底部电极的铁电层和上部电极层。该底部电极突出在该挖槽的绝缘层的上表面之上。

公开(公告)号：CN102024903B

公开(公告)日：2015-09-16

申请号：CN201010282801.3

申请日：2010-09-13

Applicant: 三星电子株式会社

Inventor： 吴世忠 ,  李将银 ,  李济珩 ,  金佑填 ,  林佑昶 ,  郑峻昊 ,  崔锡宪

IPC: H01L43/08 ,  G11C11/15

CPC classification number: H01L43/02 ,  B82Y25/00 ,  G11C11/16 ,  G11C11/161 ,  H01F10/123 ,  H01F10/3236 ,  H01F10/3254 ,  H01F10/3268 ,  H01F10/3286 ,  H01L43/08 ,  H01L43/10

Abstract: 一种磁存储器件可以包括第一垂直磁性层、在第一垂直磁性层上的非磁性层、以及在非磁性层上的第一结磁性层，其中，非磁性层在第一垂直磁性层和第一结磁性层之间。隧道势垒可以在第一结磁性层上，其中，第一结磁性层在非磁性层和隧道势垒之间。第二结磁性层可以在隧道势垒上，其中，隧道势垒在第一结磁性层和第二结磁性层之间，并且第二垂直磁性层可以在第二结磁性层上，其中，第二结磁性层在隧道势垒和第二垂直磁性层之间。

公开(公告)号：CN102005456B

公开(公告)日：2014-10-22

申请号：CN201010264991.6

申请日：2010-08-26

Applicant: 三星电子株式会社

Inventor： 孙炳根 ,  金汉洙 ,  安永洙 ,  金敏求 ,  金镇瑚 ,  崔在亨 ,  崔锡宪 ,  沈载株 ,  赵源锡 ,  沈善一 ,  林周永

IPC: H01L27/105 ,  H01L23/00 ,  H01L23/485

CPC classification number: H01L27/11575 ,  H01L27/1157 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体存储器件，包括：实质上平面状的衬底；相对于衬底垂直的存储串，该存储串包括多个存储单元；以及多条伸长的字线，每条字线包括实质上平行于衬底且连接至存储串的第一部分、以及相对于衬底实质上倾斜并且在衬底上延伸的第二部分；其中，多条字线中的第一组与放置在存储串的第一侧的第一导线电连接，多条字线中的第二组与放置在存储串的第二侧的第二导线电连接。

公开(公告)号：CN102468425A

公开(公告)日：2012-05-23

申请号：CN201110349182.X

申请日：2011-11-08

Applicant: 三星电子株式会社

Inventor： 金佑填 ,  李将银 ,  吴世忠 ,  金英铉 ,  崔锡宪 ,  林佑昶

IPC: H01L43/02 ,  H01L43/08

CPC classification number: H01L43/10 ,  G11C11/02 ,  G11C11/16 ,  G11C11/1675 ,  H01L27/224 ,  H01L43/08

Abstract: 本发明提供了一种磁存储器件。该磁存储器件包括磁图案、参考图案、插设在磁图案与参考图案之间的隧道势垒图案以及设置在磁图案内部的至少一个磁段。该磁段为磁化方向至少具有在垂直于磁图案的磁化方向的平面内的分量的磁材料。

公开(公告)号：CN102468425B

公开(公告)日：2015-08-05

申请号：CN201110349182.X

申请日：2011-11-08

Applicant: 三星电子株式会社

Inventor： 金佑填 ,  李将银 ,  吴世忠 ,  金英铉 ,  崔锡宪 ,  林佑昶

IPC: H01L43/02 ,  H01L43/08

CPC classification number: H01L43/10 ,  G11C11/02 ,  G11C11/16 ,  G11C11/1675 ,  H01L27/224 ,  H01L43/08

Abstract: 本发明提供了一种磁存储器件。该磁存储器件包括磁图案、参考图案、插设在磁图案与参考图案之间的隧道势垒图案以及设置在磁图案内部的至少一个磁段。该磁段为磁化方向至少具有在垂直于磁图案的磁化方向的平面内的分量的磁材料。

公开(公告)号：CN102024903A

公开(公告)日：2011-04-20

申请号：CN201010282801.3

申请日：2010-09-13

Applicant: 三星电子株式会社

Inventor： 吴世忠 ,  李将银 ,  李济珩 ,  金佑填 ,  林佑昶 ,  郑峻昊 ,  崔锡宪

IPC: H01L43/08 ,  G11C11/15

CPC classification number: H01L43/02 ,  B82Y25/00 ,  G11C11/16 ,  G11C11/161 ,  H01F10/123 ,  H01F10/3236 ,  H01F10/3254 ,  H01F10/3268 ,  H01F10/3286 ,  H01L43/08 ,  H01L43/10

Abstract: 一种磁存储器件可以包括第一垂直磁性层、在第一垂直磁性层上的非磁性层、以及在非磁性层上的第一结磁性层，其中，非磁性层在第一垂直磁性层和第一结磁性层之间。隧道势垒可以在第一结磁性层上，其中，第一结磁性层在非磁性层和隧道势垒之间。第二结磁性层可以在隧道势垒上，其中，隧道势垒在第一结磁性层和第二结磁性层之间，并且第二垂直磁性层可以在第二结磁性层上，其中，第二结磁性层在隧道势垒和第二垂直磁性层之间。

公开(公告)号：CN101256960A

公开(公告)日：2008-09-03

申请号：CN200710169154.3

申请日：2007-12-27

Applicant: 三星电子株式会社

Inventor： 林钟欣 ,  洪昌基 ,  尹普彦 ,  尹煋圭 ,  崔锡宪 ,  韩相晔

IPC: H01L21/336 ,  H01L21/304

CPC classification number: H01L21/02675 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/78

Abstract: 本发明公开了一种包含沟道层的半导体器件的制造方法，其包括在半导体衬底上形成单晶半导体层。该单晶半导体层具有从其表面延伸的突起。对单晶半导体层执行第一抛光工艺以除去部分突起，使得单晶半导体层包括突起的保留部分。执行不同于第一抛光工艺的第二抛光工艺以除去突起的保留部分并定义具有基本均匀厚度的大致平坦的单晶半导体层。在单晶半导体层上形成牺牲层并用作第一抛光工艺的抛光停止以定义牺牲层图案，该牺牲层图案可以在第二抛光工艺之前移除。也论述了堆叠半导体存储器件的相关制造方法。根据本发明，形成具有改善表面粗糙特性和大致均匀厚度的硅沟道层，因而，形成在硅沟道层上的晶体管可以具有改善的特性。