-
公开(公告)号：CN114944398A
公开(公告)日：2022-08-26
申请号：CN202210123517.4
申请日：2022-02-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体器件，包括：图案结构上的存储单元阵列区和阶梯区；堆叠结构，包括在竖直方向上交替地堆叠的绝缘层和具有栅焊盘的栅层；分离结构，穿透所述堆叠结构并且接触所述图案结构；存储竖直结构，穿透所述堆叠结构并且接触所述图案结构；支撑竖直结构，穿透所述堆叠结构并且接触所述图案结构；栅接触插塞，设置在所述栅焊盘上；以及外围接触插塞，与所述栅层间隔开，其中，所述存储竖直结构的上表面在第一高度处，所述外围接触插塞的上表面在第二高度处，所述分离结构的上表面在第三高度处，并且所述栅接触插塞的上表面在第四高度处。
-
公开(公告)号：CN114843279A
公开(公告)日：2022-08-02
申请号：CN202210094232.2
申请日：2022-01-26
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L23/522 , H01L23/528 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 公开了集成电路装置和电子系统。该集成电路装置包括：基底结构；栅极堆叠件，其位于基底结构上并且包括彼此间隔开的多个栅电极；第一上绝缘层，其位于栅极堆叠件上；多个沟道结构，其穿透栅极堆叠件，多个沟道结构中的每一个包括从栅极堆叠件突出的相应对准键；第二上绝缘层，其与多个沟道结构中的每一个的相应对准键重叠；顶部支承层，其位于第二上绝缘层上；位线，位于顶部支承层上；以及多个位线接触件，其将多个沟道结构中的相应沟道结构电连接到位线。第一上绝缘层的侧壁包括第一台阶部。
-
公开(公告)号：CN113488480A
公开(公告)日：2021-10-08
申请号：CN202011478012.7
申请日：2020-12-15
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11578 , H01L27/11568 , H01L27/11573
Abstract: 一种半导体装置包括：存储器堆叠件，其设置在衬底上，并且包括下栅电极；上栅极堆叠件，其包括串选择线；竖直地延伸的存储器栅极接触件，其设置在下栅电极上；以及竖直地延伸的选择线钉柱，其设置在串选择线上。串选择线包括与下栅电极的材料不同的材料，并且选择线钉柱包括与存储器栅极接触件的材料不同的材料。
-
公开(公告)号：CN106887404A
公开(公告)日：2017-06-23
申请号：CN201710151188.3
申请日：2013-07-11
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/48
CPC classification number: H01L27/11582 , H01L23/5384 , H01L27/11556 , H01L27/11565 , H01L27/2409 , H01L27/2481 , H01L27/249 , H01L29/7827 , H01L45/04 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体装置及其制造方法，所述半导体装置包括交替并竖直地堆叠在基板上的多个第一绝缘层和多个第二层。所述多个第二层中的每个第二层包括通过第二绝缘层水平分离的水平电极。接触塞贯穿所述多个第一绝缘层和所述多个第二层中的第二绝缘层。
-
公开(公告)号：CN102005456B
公开(公告)日：2014-10-22
申请号：CN201010264991.6
申请日：2010-08-26
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/00 , H01L23/485
CPC classification number: H01L27/11575 , H01L27/1157 , H01L27/11582 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体存储器件，包括：实质上平面状的衬底；相对于衬底垂直的存储串，该存储串包括多个存储单元；以及多条伸长的字线，每条字线包括实质上平行于衬底且连接至存储串的第一部分、以及相对于衬底实质上倾斜并且在衬底上延伸的第二部分；其中，多条字线中的第一组与放置在存储串的第一侧的第一导线电连接，多条字线中的第二组与放置在存储串的第二侧的第二导线电连接。
-
Patent Agency Ranking
公开(公告)号：CN102456675A
公开(公告)日：2012-05-16
申请号：CN201110328364.9
申请日：2011-10-25
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L27/115 , H01L23/528
CPC classification number: H01L27/11578 , H01L27/11582 , H01L29/7926
Abstract: 本发明涉及三维半导体器件。该器件可以包括包含栅图案和绝缘图案的层叠图案。层叠图案还可以包括第一部分和第二部分，并且层叠结构的第二部分可以具有比第一部分窄的宽度。该器件还可以包括穿过层叠结构的有源图案。该器件还可以包括与层叠结构相邻的公共源极区。该器件可以另外包括在公共源极区上的带接触插塞。
-
公开(公告)号：CN114188350A
公开(公告)日：2022-03-15
申请号：CN202110881963.7
申请日：2021-08-02
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L21/768 , H01L23/522 , H01L23/528 , H01L27/1157
Abstract: 本申请提供了一种半导体器件和包括半导体器件的电子系统。所述半导体器件，包括：衬底上的栅电极结构；沟道，延伸穿过栅电极结构；以及蚀刻停止层，在栅电极结构的侧壁上。栅电极结构包括在第一方向上彼此间隔开并且以阶梯形状堆叠的栅电极。沟道包括第一部分和与第一部分接触的第二部分。第二部分的下表面的宽度小于第一部分的上表面的宽度。蚀刻停止层接触栅电极中的至少一个栅电极，并且在水平方向上与沟道的第一部分的上部重叠。接触蚀刻停止层的至少一个栅电极是包括绝缘材料的虚设栅电极。
-
-
公开(公告)号：CN112071853A
公开(公告)日：2020-12-11
申请号：CN202010180450.9
申请日：2020-03-16
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11582
Abstract: 提供了一种集成电路装置，所述集成电路装置包括多条字线、堆叠在多条字线上的串选择线结构以及在竖直方向上延伸穿过多条字线和串选择线结构的多个沟道结构。串选择线结构包括串选择弯折线，串选择弯折线包括在比多条字线的水平高的第一水平处沿水平方向延伸的下水平延伸部、在比第一水平高的第二水平处沿水平方向延伸的上水平延伸部以及连接在下水平延伸部与上水平延伸部之间的竖直延伸部。
-
公开(公告)号：CN105185784B
公开(公告)日：2018-07-20
申请号：CN201510684447.X
申请日：2010-12-20
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
CPC classification number: H01L23/3157 , H01L21/76816 , H01L23/291 , H01L23/528 , H01L27/11519 , H01L27/11521 , H01L27/11551 , H01L27/11556 , H01L27/11565 , H01L27/11568 , H01L27/11578 , H01L27/11582 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种三维半导体器件。该三维半导体器件可包括：模结构，具有间隙区；以及互连结构，包括设置在间隙区中的多个互连图案。该模结构可包括限定互连图案的上表面和下表面的层间模以及限定低于层间模的互连图案的侧壁的侧壁模。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.032 seconds)
