公开(公告)号：CN100479159C

公开(公告)日：2009-04-15

申请号：CN200410038585.2

申请日：2004-05-08

Applicant: 三星电子株式会社

Inventor： 李成泳 ,  金成玟 ,  朴东健 ,  吕京奂

IPC: H01L27/02 ,  H01L29/772 ,  H01L21/8234 ,  H01L21/33 ,  H01L21/82

CPC classification number: H01L29/66651 ,  H01L21/76224 ,  H01L21/76289 ,  H01L21/764 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/802

Abstract: 一种集成电路器件包括衬底。外延图形在衬底上，且其中形成有一对杂质扩散区和布置在一对杂质扩散区和衬底之间的一对空隙区。一对杂质扩散区的各个至少部分地重叠一对空隙区的各个。栅电极在一对杂质扩散区的各个之间的外延图形上。

公开(公告)号：CN1700446A

公开(公告)日：2005-11-23

申请号：CN200510067049.X

申请日：2005-04-27

Applicant: 三星电子株式会社

Inventor： 安永峻 ,  朴东健 ,  李忠浩 ,  姜熙秀

IPC: H01L21/8232 ,  H01L21/336

CPC classification number: H01L21/823412 ,  H01L21/823437 ,  H01L21/823456 ,  H01L21/823462 ,  H01L27/1052 ,  H01L29/66621 ,  H01L29/66795 ,  H01L29/7851

Abstract: 一种形成集成电路器件的方法包括，在半导体衬底的单元阵列部分中形成非平坦的场效应晶体管以及在半导体衬底的外围电路部分中形成平坦的场效应晶体管。非平坦的场效应晶体管可以选自FinFET和凹陷的栅极FET的组。掺杂剂可以被注入非平坦的场效应晶体管的沟道区，然后可以在非平坦的场效应晶体管上形成单元保护层。然后，可以使用单元保护层作为掩模，将掺杂剂有选择地注入平坦的场效应晶体管的沟道区，以阻挡掺杂剂注入到非平坦的场效应晶体管的沟道区中。

公开(公告)号：CN1658401A

公开(公告)日：2005-08-24

申请号：CN200510009531.8

申请日：2005-02-21

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  朴东健 ,  李忠浩 ,  吉田诚 ,  李哲

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66666 ,  H01L21/823487 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66742 ,  H01L29/78618 ,  H01L29/78642

Abstract: 公开了一种MOS晶体管，该MOS晶体管包括在垂直方向上从半导体衬底延伸的栅极结构。该栅极结构包括在垂直方向上从衬底延伸的栅电极，以及包围栅电极的绝缘层。沟道图形包围栅绝缘层，以及第一导电图形在垂直于沟道图形并平行于衬底的第一方向上从沟道图形的下部延伸。第二导电图形在垂直于沟道图形并平行于衬底的第二方向上从沟道图形的上部延伸。由此，根据第一和第二导电图形之间的距离，决定MOS晶体管的沟道长度，以及通过栅极结构的直径决定MOS晶体管的沟道宽度。

公开(公告)号：CN100470837C

公开(公告)日：2009-03-18

申请号：CN200510008233.7

申请日：2005-02-06

Applicant: 三星电子株式会社

Inventor： 李忠浩 ,  朴东健 ,  尹在万 ,  李哲

IPC: H01L29/78 ,  H01L27/108

CPC classification number: H01L29/785 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/7854

Abstract: 提供了一种鳍型场效应晶体管(fin FET)，其应用了负字线方案。鳍型FET的栅电极应用了掺有n+杂质的电极，并且不执行用于控制阈值电压的沟道掺杂，或者以低浓度执行沟道掺杂，由此显著改善了鳍型FET的特性。半导体衬底以第一导电类型形成，第一导电类型的鳍型有源区从所述半导体衬底的上表面突出并连接到所述半导体衬底。绝缘层形成在所述半导体衬底上，并且栅极绝缘层形成在所述鳍型有源区的上部和侧壁。栅电极形成在所述绝缘层和所述栅极绝缘层上。源极和漏极形成在所述栅电极两侧的鳍型有源区中。

公开(公告)号：CN1661785A

公开(公告)日：2005-08-31

申请号：CN200510065635.0

申请日：2005-02-08

Applicant: 三星电子株式会社

Inventor： 李忠湖 ,  尹在万 ,  朴东健 ,  李哲

IPC: H01L21/336 ,  H01L21/8234 ,  H01L29/78 ,  H01L27/092

CPC classification number: H01L29/66772 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/785 ,  H01L29/7854 ,  H01L29/78603 ,  H01L29/78648

Abstract: 在一个实施例中，半导体器件包括半导体衬底，该半导体衬底具有下层和覆盖该下层的上层。布置和构造该上层，以形成彼此隔开且自该下层的上表面伸出的第一和第二有源区。桥形的第三有源区与该下层的上表面垂直地隔开且连接该第一和第二有源区。该器件还包括栅电极，该栅电极形成有围绕该第三有源区的栅绝缘层，使得该第三有源区用作沟道。

公开(公告)号：CN1542965A

公开(公告)日：2004-11-03

申请号：CN200410038585.2

申请日：2004-05-08

Applicant: 三星电子株式会社

Inventor： 李成泳 ,  金成玟 ,  朴东健 ,  吕京奂

IPC: H01L27/02 ,  H01L29/772 ,  H01L21/8234 ,  H01L21/33 ,  H01L21/82

CPC classification number: H01L29/66651 ,  H01L21/76224 ,  H01L21/76289 ,  H01L21/764 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/802

Abstract: 一种集成电路器件包括衬底。外延图形在衬底上，且其中形成有一对杂质扩散区和布置在一对杂质扩散区和衬底之间的一对空隙区。一对杂质扩散区的各个至少部分地重叠一对空隙区的各个。栅电极在一对杂质扩散区的各个之间的外延图形上。

公开(公告)号：CN102646613A

公开(公告)日：2012-08-22

申请号：CN201110449880.7

申请日：2011-12-29

Applicant: 三星电子株式会社

Inventor： 金基相 ,  安太赫 ,  朴东健 ,  李上源 ,  金俸先

IPC: H01L21/67 ,  H01L21/677

Abstract: 本发明构思提供一种衬底处理系统。所述衬底处理系统具有多个加工设备和缓冲台。每个加工设备分别包括传送模块和处理模块，所述传送模块中设置有搬送机器人，所述处理模块连接到所述传送模块。所述缓冲台位于相邻传送模块之间，并且用于在所述传送模块之间传送衬底。所述多个加工设备包括：第一设备，在该第一设备中处理模块位于沿所述传送模块和所述缓冲台排列的方向提供的连接线的第一侧；第二设备，在该第二设备中处理模块位于所述连接线的第二侧。与提供给所述第二设备的传送模块相比较，提供给所述第一设备的传送模块朝向所述连接线的所述第一侧更突出。

公开(公告)号：CN100530690C

公开(公告)日：2009-08-19

申请号：CN200510081046.1

申请日：2005-06-28

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  张世明 ,  朴东健 ,  吴容哲 ,  尹恩贞 ,  金根楠

IPC: H01L29/78 ,  H01L29/772 ,  H01L21/336 ,  H01L21/335

CPC classification number: H01L29/66545 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/78684

Abstract: 在半导体器件及其制造方法中，半导体器件包括具有单元阵列区和外围电路区的半导体衬底，单元区和外围电路区中的部分半导体包括限定有源区的隔离区，部分有源区在隔离区的上表面上突出，以限定至少两个有源沟道，形成在包括至少两个突出的有源沟道的半导体衬底的有源区上的栅介质层，形成在栅介质层和半导体衬底的隔离区上的栅电极，以及形成在栅电极的任一侧边上的半导体衬底的有源区中的源区/漏区。

公开(公告)号：CN100492604C

公开(公告)日：2009-05-27

申请号：CN200510065635.0

申请日：2005-02-08

Applicant: 三星电子株式会社

Inventor： 李忠湖 ,  尹在万 ,  朴东健 ,  李哲

IPC: H01L21/336 ,  H01L21/8234 ,  H01L29/78 ,  H01L27/092

CPC classification number: H01L29/66772 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/785 ,  H01L29/7854 ,  H01L29/78603 ,  H01L29/78648

Abstract: 在一个实施例中，半导体器件包括半导体衬底，该半导体衬底具有下层和覆盖该下层的上层。布置和构造该上层，以形成彼此隔开且自该下层的上表面伸出的第一和第二有源区。桥形的第三有源区与该下层的上表面垂直地隔开且连接该第一和第二有源区。该器件还包括栅电极，该栅电极形成有围绕该第三有源区的栅绝缘层，使得该第三有源区用作沟道。

公开(公告)号：CN101369578A

公开(公告)日：2009-02-18

申请号：CN200810171446.5

申请日：2008-06-30

Applicant: 三星电子株式会社

Inventor： 吴昌佑 ,  朴东健

IPC: H01L27/02 ,  H01L21/82 ,  H01L21/762

CPC classification number: H01L29/7841 ,  H01L27/1203 ,  H01L27/1207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种具有浮体元件和基体元件的半导体器件及其制造方法。该半导体器件包括具有基体元件区和浮体元件区的衬底。还设置了限定衬底的基体元件区的有源区和限定衬底的浮体元件区的第一元件区上的顺次堆叠的第一埋层图案和第一有源图案的隔离区。也设置了插设在第一埋层图案和衬底之间以及第一埋层图案和第一有源图案之间的第一埋层电介质层。