公开(公告)号：CN101123256A

公开(公告)日：2008-02-13

申请号：CN200710139012.2

申请日：2007-07-20

Applicant: 三星电子株式会社

Inventor： 尹恩贞 ,  李成泳 ,  金旻相 ,  金成玟

IPC: H01L27/115 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  B82Y10/00 ,  G11C13/025 ,  G11C23/00 ,  H01H2059/0045 ,  H01L27/108 ,  H01L27/11568 ,  H01L29/792

Abstract: 本发明提供了一种存储器件及形成存储器件的方法，该器件包括：基底；第一电极，在相对于基底的垂直方向上延伸；第二电极，在相对于基底的垂直方向上延伸，第二电极通过电极间隙与第一电极分隔开。第三电极设置成在电极间隙中沿着垂直方向延伸，第三电极通过第一间隙与第一电极分隔开，第三电极通过第二间隙与第二电极分隔开，第三电极可弹性地变形，使得第三电极偏斜以穿过第一间隙在第一弯曲位置与第一电极电连接，穿过第二间隙在第二弯曲位置与第二电极电连接，并在静止位置与第一电极和第二电极隔离。

公开(公告)号：CN101123275A

公开(公告)日：2008-02-13

申请号：CN200710139981.8

申请日：2007-08-07

Applicant: 三星电子株式会社

Inventor： 尹恩贞 ,  李成泳 ,  金旻相 ,  金成玟 ,  赵慧珍

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L29/7827 ,  H01L29/0653 ,  H01L29/513 ,  H01L29/66666 ,  H01L29/7831

Abstract: 一种晶体管，包括衬底上的第一和第二对垂直覆盖源/漏区。各第一和第二垂直沟道区在该第一和第二对覆盖源/漏区的各对覆盖源/漏区之间延伸。各第一和第二绝缘区被设置在各第一和第二对覆盖源/漏区的覆盖源/漏区之间并相邻于第一和第二垂直沟道区的各垂直沟道区。在第一和第二垂直沟道区的各垂直沟道区上设置各第一和第二栅绝缘体。在该第一和第二栅绝缘体之间设置栅电极。第一和第二垂直沟道区可以被设置在覆盖源/漏区的相邻边缘附近。

公开(公告)号：CN1913172A

公开(公告)日：2007-02-14

申请号：CN200610106894.8

申请日：2006-08-09

Applicant: 三星电子株式会社

Inventor： 尹恩贞 ,  李成泳 ,  金成玟 ,  朴东健 ,  崔东郁

IPC: H01L29/772 ,  H01L29/78

CPC classification number: H01L29/785 ,  H01L29/42392 ,  H01L29/7851 ,  H01L29/78612

Abstract: 本发明的某些实施例提供用于操作晶体管的方法和设备，该晶体管包括在衬底中和/或衬底上的至少一个完全耗尽的沟道区。该方法包括当导通晶体管时，施加反向体偏压到衬底。该衬底可以是体晶片衬底。该反向体偏压可以允许晶体管导通，同时防止衬底内的寄生晶体管导通。

公开(公告)号：CN1750269A

公开(公告)日：2006-03-22

申请号：CN200510081046.1

申请日：2005-06-28

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  张世明 ,  朴东健 ,  吴容哲 ,  尹恩贞 ,  金根楠

IPC: H01L29/78 ,  H01L29/772 ,  H01L21/336 ,  H01L21/335

CPC classification number: H01L29/66545 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/78684

Abstract: 在半导体器件及其制造方法中，半导体器件包括具有单元阵列区和外围电路区的半导体衬底，单元区和外围电路区中的部分半导体包括限定有源区的隔离区，部分有源区在隔离区的上表面上突出，以限定至少两个有源沟道，形成在包括至少两个突出的有源沟道的半导体衬底的有源区上的栅介质层，形成在栅介质层和半导体衬底的隔离区上的栅电极，以及形成在栅电极的任一侧边上的半导体衬底的有源区中的源区/漏区。

公开(公告)号：CN100517748C

公开(公告)日：2009-07-22

申请号：CN200510103625.1

申请日：2005-09-06

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  黎明 ,  尹恩贞

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/42392 ,  H01L29/42384 ,  H01L29/66772 ,  H01L29/7854 ,  H01L29/78654 ,  H01L29/78696

Abstract: 在场效应晶体管(FET)及其制造方法中，该FET包括，半导体衬底，形成在半导体衬底上的源区和漏区，电连接源区和漏区的多个布线沟道，多个布线沟道以两列和至少两行布置，以及围绕多个布线沟道的每一个的栅介质层，以及围绕栅介质层和多个布线沟道的每一个的栅电极。

公开(公告)号：CN101118909A

公开(公告)日：2008-02-06

申请号：CN200710104475.5

申请日：2007-04-23

Applicant: 三星电子株式会社

Inventor： 尹恩贞 ,  李成泳 ,  吕京奂 ,  金旻相 ,  金成玟

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/792 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/7851 ,  H01L29/78648 ,  H01L29/78696 ,  H01L29/7926

Abstract: 本发明提供了一种存储器件，该存储器件包括：第一有源区，在基底上；第一源/漏区和第二源/漏区，在基底上，第一源/漏区毗邻所述第一有源区的对应的第一侧壁，第二源/漏区毗邻所述第一有源区的对应的第二侧壁。第一栅结构设置在第一源/漏区和第二源/漏区之间的第一有源区上。第二有源区设置在位于第一源/漏区和第二源/漏区之间并毗邻第一源/漏区和第二源/漏区的第一栅结构上。第二栅结构设置在位于所述第一栅结构上面的第二有源区上。

公开(公告)号：CN1855495A

公开(公告)日：2006-11-01

申请号：CN200610073547.X

申请日：2006-04-10

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  朴东建 ,  金洞院 ,  金旻相 ,  尹恩贞

IPC: H01L27/085 ,  H01L27/105 ,  H01L27/02 ,  H01L21/8232 ,  H01L21/8239 ,  H01L21/82

CPC classification number: H01L29/66825 ,  H01L21/823437 ,  H01L21/823487 ,  H01L21/84 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10876 ,  H01L27/10879 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11 ,  H01L27/1116 ,  H01L27/11534 ,  H01L27/1203 ,  H01L29/42336 ,  H01L29/66621 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/7881

Abstract: 在半导体器件及其制造方法中，在公用半导体层上形成平面型存储器件和垂直定向薄体器件。例如，在半导体器件中，期望具有器件的外围区中的平面型晶体管和单元区中的垂直定向薄体晶体管器件。以这种方式，可以将每种类型的器件的优势应用到存储器件的适宜功能中。

公开(公告)号：CN101123275B

公开(公告)日：2011-02-23

申请号：CN200710139981.8

申请日：2007-08-07

Applicant: 三星电子株式会社

Inventor： 尹恩贞 ,  李成泳 ,  金旻相 ,  金成玟 ,  赵慧珍

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247

CPC classification number: H01L29/7827 ,  H01L29/0653 ,  H01L29/513 ,  H01L29/66666 ,  H01L29/7831

Abstract: 一种晶体管，包括衬底上的第一和第二对垂直覆盖源/漏区。各第一和第二垂直沟道区在该第一和第二对覆盖源/漏区的各对覆盖源/漏区之间延伸。各第一和第二绝缘区被设置在各第一和第二对覆盖源/漏区的覆盖源/漏区之间并相邻于第一和第二垂直沟道区的各垂直沟道区。在第一和第二垂直沟道区的各垂直沟道区上设置各第一和第二栅绝缘体。在该第一和第二栅绝缘体之间设置栅电极。第一和第二垂直沟道区可以被设置在覆盖源/漏区的相邻边缘附近。

公开(公告)号：CN100550418C

公开(公告)日：2009-10-14

申请号：CN200410001940.9

申请日：2004-01-16

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  吴昌佑 ,  朴东健 ,  李成泳 ,  赵慧珍 ,  尹恩贞 ,  李信爱 ,  崔晶东

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66651 ,  H01L21/823412 ,  H01L21/823437 ,  H01L21/823487 ,  H01L29/0653

Abstract: 提供一种金属氧化物半导体(MOS)晶体管的单元，包括集成电路衬底以及集成电路衬底上的MOS晶体管。MOS晶体管具有源区、漏区以及栅极。栅极位于源区和漏区之间。在源区和漏区下面以及源区和集成电路衬底与漏区和集成电路衬底的每一个之间提供第一和第二隔开的缓冲区。

公开(公告)号：CN100477262C

公开(公告)日：2009-04-08

申请号：CN200410055895.5

申请日：2004-08-05

Applicant: 三星电子株式会社

Inventor： 金成玟 ,  金洞院 ,  尹恩贞 ,  朴东健 ,  李成泳 ,  崔晶东 ,  李信爱 ,  赵慧珍

IPC: H01L29/78 ,  H01L27/092 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/785 ,  H01L21/26586 ,  H01L21/823412 ,  H01L21/823487 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823885 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66795 ,  H01L29/7842

Abstract: 提供金属氧化物半导体(MOS)晶体管的基本单元，该基本单元包括集成电路衬底和集成电路衬底上的MOS晶体管。MOS晶体管具有源区、漏区和栅极区，栅极区在源区和漏区之间。在源区和漏区之间提供第一和第二沟道区。通过由沟槽区分开的集成电路衬底中的第一和第二间隔突起限定沟道区。第一和第二突起远离集成电路衬底延伸，第一和第二突起的上表面基本上与源区和漏区的上表面齐平。在第一和第二间隔突起的侧壁上和在第一和第二间隔突起的至少部分表面上延伸的沟槽区中提供栅电极。