-
公开(公告)号：CN118053894A
公开(公告)日：2024-05-17
申请号：CN202311492014.5
申请日：2023-11-09
Applicant: 三星电子株式会社
IPC: H01L29/04 , H01L29/10 , H01L29/78 , H01L27/088 , H01L21/8234
Abstract: 提供了一种半导体装置。所述半导体装置包括：有源图案，在基底上在第一方向上延伸；沟道层，布置在有源图案上；栅极结构，与有源图案交叉并且围绕所述多个沟道层，栅极结构在与第一方向交叉的第二方向上延伸；以及源极/漏极区，在栅极结构的两侧设置在有源图案上并且包括第一外延层和第二外延层，第一外延层连接到多个沟道层的侧表面中的每个，第二外延层设置在第一外延层上并且具有与第一外延层的组成不同的组成。所述多个沟道层的侧表面中的每个具有(111)晶面或(100)晶面。第一外延层在第二方向上延伸并且在第一方向上具有基本上恒定的第一厚度。
-
公开(公告)号：CN117476644A
公开(公告)日：2024-01-30
申请号：CN202310363757.6
申请日：2023-04-06
Applicant: 三星电子株式会社
Inventor： 金成玟
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了半导体装置，所述半导体装置包括基底、沟道图案、源极/漏极图案、栅电极和第一间隔件，基底包括有源图案，沟道图案在有源图案上并且包括彼此间隔开并竖直堆叠的多个半导体图案，源极/漏极图案电连接到所述多个半导体图案，栅电极在所述多个半导体图案上并且包括分别在所述多个半导体图案中的相应半导体图案下方的多个电极，所述多个电极包括最下面的第一电极和在第一电极上的第二电极，第一间隔件在第一电极与源极/漏极图案之间，其中，第一电极的水平宽度小于第二电极的水平宽度。
-
公开(公告)号：CN117059657A
公开(公告)日：2023-11-14
申请号：CN202310524468.X
申请日：2023-05-10
Applicant: 三星电子株式会社
Inventor： 金成玟
IPC: H01L29/423 , H01L29/10 , H01L29/06 , H01L27/088
Abstract: 提供了一种半导体装置。所述半导体装置包括：有源鳍，在基底的上表面上在第一方向上延伸，有源鳍包括第一鳍部分和位于第一鳍部分上的第二鳍部分；隔离图案，位于第一鳍部分与第二鳍部分之间；栅极结构，与有源鳍交叉，并且在与第一方向交叉的第二方向上延伸；以及源极/漏极区域，分别位于第二鳍部分的在栅极结构的两侧上的区域中，其中，栅极结构包括栅电极、一对栅极间隔件和位于栅电极与有源鳍之间的栅极绝缘层，栅电极与有源鳍的一区域交叉并且在第二方向上延伸，一对栅极间隔件沿着栅电极的在第一方向上的两个侧表面在第二方向上延伸并且包括与隔离图案的材料相同的材料。
-
公开(公告)号：CN117038671A
公开(公告)日：2023-11-10
申请号：CN202310430612.3
申请日：2023-04-20
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件，其中控制上纳米片堆叠在下纳米片上的结构中的隔离层的形状，以提高器件的可靠性。该半导体器件包括：有源图案，在衬底上并在第一方向上延伸；下纳米片，在与第一方向相交的第二方向上彼此间隔开，并且在有源图案上；隔离层，在下纳米片上，并且在第二方向上与下纳米片间隔开；上纳米片，在第二方向上彼此间隔开，并且在隔离层上；以及栅电极，在衬底上，并且围绕下纳米片、隔离层和上纳米片中的每一个，其中，隔离层的侧壁具有弯曲形状。
-
公开(公告)号：CN110690217A
公开(公告)日：2020-01-14
申请号：CN201910603188.1
申请日：2019-07-05
Applicant: 三星电子株式会社
IPC: H01L27/092
Abstract: 提供了半导体器件和形成该半导体器件的方法。该半导体器件可以包括衬底、在衬底上彼此相邻的成对半导体图案、在该成对半导体图案上的栅电极、连接到该成对半导体图案的源极/漏极图案、以及在该成对半导体图案的表面上的铁电图案。该成对半导体图案的所述表面可以彼此面对，并且铁电图案可以限定该成对半导体图案之间的第一空间。栅电极可以包括在第一空间中的功函数金属图案。
-
Patent Agency Ranking
-
公开(公告)号：CN109509791A
公开(公告)日：2019-03-22
申请号：CN201810630928.6
申请日：2018-06-19
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种高度集成的半导体器件。所述半导体器件包括衬底，所述衬底包括由所述衬底中的沟槽界定的器件区。所述半导体器件包括多个鳍形有源区，所述多个鳍形有源区在所述器件区中彼此间隔开且在第一方向上延伸。所述半导体器件包括突出图案，所述突出图案沿所述沟槽的底表面延伸。另外，所述突出图案与所述多个鳍形有源区之间的间隔大于所述多个鳍形有源区中两个相邻的鳍形有源区之间的间隔。
-
公开(公告)号：CN106972057A
公开(公告)日：2017-07-21
申请号：CN201610996917.0
申请日：2016-11-08
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
CPC classification number: H01L29/66545 , H01L21/28114 , H01L21/76224 , H01L29/0653 , H01L29/66795 , H01L29/785 , H01L29/7851 , H01L29/42316
Abstract: 本发明涉及半导体器件及其制造方法。一种制造半导体器件的方法包括形成在第一方向上延伸的鳍。虚设层被形成为包括布置在鳍上的多个半导体层。多个半导体层中的每个具有彼此不同的杂质浓度。虚设层被蚀刻以形成虚设栅电极。
-
公开(公告)号：CN101123275B
公开(公告)日：2011-02-23
申请号：CN200710139981.8
申请日：2007-08-07
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L27/115 , H01L21/336 , H01L21/8247
CPC classification number: H01L29/7827 , H01L29/0653 , H01L29/513 , H01L29/66666 , H01L29/7831
Abstract: 一种晶体管，包括衬底上的第一和第二对垂直覆盖源/漏区。各第一和第二垂直沟道区在该第一和第二对覆盖源/漏区的各对覆盖源/漏区之间延伸。各第一和第二绝缘区被设置在各第一和第二对覆盖源/漏区的覆盖源/漏区之间并相邻于第一和第二垂直沟道区的各垂直沟道区。在第一和第二垂直沟道区的各垂直沟道区上设置各第一和第二栅绝缘体。在该第一和第二栅绝缘体之间设置栅电极。第一和第二垂直沟道区可以被设置在覆盖源/漏区的相邻边缘附近。
-
公开(公告)号：CN100565808C
公开(公告)日：2009-12-02
申请号：CN200310104557.1
申请日：2003-10-31
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/336 , H01L21/8234 , H01L29/78
CPC classification number: H01L21/76831 , H01L21/28114 , H01L21/76897 , H01L21/823425 , H01L21/823475 , H01L27/10888 , H01L27/10894 , H01L29/42376 , H01L2924/0002 , H01L2924/00
Abstract: 一种自对准接触结构及其形成方法，包括限定的邻近栅电极，相邻的侧壁构形得相互角形相对。使用衬里层保护栅电极的角形表面，衬里层延伸接触窗口的长度，定义了接触窗口的侧壁。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.04 seconds)
