-
公开(公告)号：CN111048459B
公开(公告)日：2024-03-22
申请号：CN201910709613.5
申请日：2019-08-01
Applicant: 三星电子株式会社
Inventor： 朴玄睦
IPC: H01L21/68
Abstract: 提供了一种对准晶片的方法、接合晶片的方法以及对准晶片的装置。在对准晶片的方法中，在具有第一对准键的第一晶片上布置具有第二对准键的第二晶片。通过穿过所述第二晶片形成对准孔，以暴露所述第二对准键和所述第一对准键。通过所述对准孔使所述第一对准键和所述第二对准键彼此对准，来将所述第一晶片和所述第二晶片彼此对准。因此，通过所述对准孔暴露的所述第一对准键和所述第二对准键可以被定位在同一条垂直线上，以使所述第一晶片与所述第二晶片精确对准。
-
公开(公告)号：CN110970443B
公开(公告)日：2024-02-23
申请号：CN201910916046.0
申请日：2019-09-26
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：第一衬底结构，包括第一衬底、栅电极、单元接触插塞和第一接合垫，栅电极堆叠在第一衬底上，并且延伸不同的长度以提供接触区域，单元接触插塞在接触区域中连接到栅电极，第一接合垫分别设置在单元接触插塞上以电连接到单元接触插塞；以及第二衬底结构，在第一衬底结构上连接到第一衬底结构，并且包括第二衬底、设置在第二衬底上的电路元件和接合到第一接合垫的第二接合垫，其中，接触区域包括第一区域和第二区域，第一区域具有第一宽度，第二区域的至少一部分重叠第一接合垫，并且具有大于第一宽度的第二宽度，第二宽度大于第一接合垫的宽度。
-
公开(公告)号：CN115955844A
公开(公告)日：2023-04-11
申请号：CN202210577991.4
申请日：2022-05-25
Applicant: 三星电子株式会社
Inventor： 朴玄睦
Abstract: 提供了一种半导体封装件。所述半导体封装件包括：半导体结构，包括：第一接合半导体芯片；第二接合半导体芯片，位于第一接合半导体芯片上，第二接合半导体芯片在水平方向上的剖面面积小于第一接合半导体芯片在水平方向上的剖面面积；芯片连接垫，位于第一接合半导体芯片与第二接合半导体芯片之间；以及线接合垫，位于第一接合半导体芯片上且位于第二接合半导体芯片的外侧；第一堆叠半导体芯片，位于半导体结构上，并且包括位于其上表面上的第一芯片垫；以及第二堆叠半导体芯片，位于第一堆叠半导体芯片上以暴露第一芯片垫，并且包括位于其上表面上的第二芯片垫。
-
公开(公告)号：CN115662991A
公开(公告)日：2023-01-31
申请号：CN202210585531.6
申请日：2022-05-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234 , H10B12/00
Abstract: 可以提供一种半导体器件，该半导体器件包括：在基板上的导电线；在导电线上的第一栅电极；在第一栅电极上通过栅极隔离绝缘层分隔开的第二栅电极；在第一栅电极的侧表面上的第一沟道层，并且第一栅极绝缘层在它们之间；在第一栅电极的另一侧表面上的第一源极/漏极区；第二沟道层，在第二栅电极的在与第一沟道层相反的一侧的另一侧表面上并且第二栅极绝缘层在它们之间；在第二沟道层上的第二源极/漏极区；以及第三源极/漏极区，在第一沟道层上以及在第二栅电极的与第一沟道层在同一侧的侧表面上。
-
公开(公告)号：CN109273451B
公开(公告)日：2022-07-08
申请号：CN201810784256.4
申请日：2018-07-17
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578 , H01L29/423
Abstract: 一种半导体器件包括第一栅电极，第一栅电极包括第一下电极、设置在第一下电极之上并包括第一垫区域的第一上电极、以及设置在第一下电极与第一上电极之间的一个或更多个第一中间电极。第二栅电极包括第二下电极、设置在第二下电极之上的第二上电极、以及设置在第二下电极与第二上电极之间的一个或更多个第二中间电极。第二栅电极顺序地堆叠在第一上电极之上，同时暴露第一垫区域。第一下电极在第一方向上比第一上电极更进一步延伸第一长度。第二下电极在第一方向上比第二上电极更进一步延伸不同于第一长度的第二长度。
-
Patent Agency Ranking
公开(公告)号：CN107799529B
公开(公告)日：2022-02-08
申请号：CN201710727478.8
申请日：2017-08-22
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11573
Abstract: 一种半导体存储器件包括衬底、地选择线、字线、绝缘层、竖直通道部分和第一外围电路栅极图案。衬底包括单元阵列区域和外围电路区域。地选择线在单元阵列区域上。字线在地选择线上。绝缘层在地选择线与字线之间。竖直通道部分在与衬底的顶表面垂直的方向上穿过地选择线、字线和绝缘层。第一外围电路栅极图案在衬底的外围电路区域上。绝缘层从单元阵列区域延伸到外围电路区域上以覆盖第一外围电路栅极图案的顶表面。
-
公开(公告)号：CN117750781A
公开(公告)日：2024-03-22
申请号：CN202310930781.3
申请日：2023-07-27
Applicant: 三星电子株式会社
Inventor： 朴玄睦
Abstract: 提供了一种包括可变电阻图案的半导体装置和包括其的电子系统。所述半导体装置包括：栅极线，在导电层与导电垫之间彼此间隔开；以及沟道结构，延伸穿过栅极线。沟道结构包括：沟道区，限定柱状空间，并且包括与导电垫接触的第一沟道端以及与导电层接触的第二沟道端；以及可变电阻图案，包括外侧壁和第一端，外侧壁在水平方向上与栅极线之中的第一栅极线叠置且沟道区位于外侧壁与第一栅极线之间，第一端与沟道区的第一沟道端间隔开，并且可变电阻图案在水平方向上与栅极线之中的与导电垫相邻的至少一条第二栅极线不叠置。
-
公开(公告)号：CN117355144A
公开(公告)日：2024-01-05
申请号：CN202310522113.7
申请日：2023-05-09
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器件和包括所述半导体存储器件的电子系统。所述半导体存储器件可以包括垂直于基板的顶表面的垂直沟道，设置在所述垂直沟道的第一侧并垂直堆叠在堆叠基板上的字线，设置在所述垂直沟道的第二侧并垂直堆叠在所述基板上的背栅电极，设置在所述字线和所述垂直沟道的第一侧之间的铁电层，设置在所述铁电层和所述垂直沟道的第一侧之间的第一中间绝缘层，以及设置在所述背栅电极和所述垂直沟道的第二侧之间的第二中间绝缘层。
-
公开(公告)号：CN116648068A
公开(公告)日：2023-08-25
申请号：CN202310187329.2
申请日：2023-02-21
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体器件，包括：栅极堆叠结构，包括交替地堆叠的绝缘图案和导电图案；存储沟道结构，延伸穿过栅极堆叠结构；以及位线焊盘，在存储沟道结构上，其中，存储沟道结构包括可变电阻层、围绕可变电阻层的沟道层和围绕沟道层的沟道绝缘层，并且位线焊盘的底表面接触可变电阻层的顶表面、沟道层的顶表面和沟道绝缘层的顶表面。
-
公开(公告)号：CN114497092A
公开(公告)日：2022-05-13
申请号：CN202111172844.0
申请日：2021-10-08
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 提供了图像传感器和包括其的电子系统。所述图像传感器包括衬底，所述衬底具有像素区域，在所述像素区域中限定了多个有源区域。第一晶体管包括具有掩埋栅极部分的第一栅电极。所述掩埋栅极部分在选自所述多个有源区域的第一有源区域中被掩埋在所述衬底中。第二晶体管包括在垂直方向上与所述第一有源区域上的所述掩埋栅极部分交叠的第二栅电极。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.029 seconds)
