-
公开(公告)号：CN109559776B
公开(公告)日：2023-10-20
申请号：CN201811019623.8
申请日：2018-09-03
Applicant: 三星电子株式会社
IPC: G11C16/26
Abstract: 一种非易失性存储器装置包括多电平单元。所述非易失性存储器装置的读出方法包括：在第一预充电间隔期间，对位线和感测输出节点进行预充电；通过在第一发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第一电压电平来识别所选择的存储器单元的第一状态；将所述感测输出节点预充电至第二感测输出预充电电压；以及通过在不同于所述第一发展时间的第二发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第二电压电平，从与所述第一状态相邻的第二状态识别所选择的存储器单元的所述第一状态。
-
公开(公告)号：CN118712192A
公开(公告)日：2024-09-27
申请号：CN202410189771.3
申请日：2024-02-20
Applicant: 三星电子株式会社
Abstract: 根据本发明构思的实施例的半导体装置包括：第一电源焊盘，其被配置为接收第一电源电压；第二电源焊盘，其被配置为接收第二电源电压，第二电源电压具有比第一电源电压的电平低的电平；信号焊盘，其被配置为交换信号；以及第一静电放电(ESD)二极管，其包括第一杂质区域和第二杂质区域，第一杂质区域掺杂有第一导电类型的杂质并且连接到第一电源焊盘，第二杂质区域掺杂有与第一导电类型不同的第二导电类型的杂质并且连接到信号焊盘，其中，第一杂质区域和第二杂质区域中的至少一个的下表面具有不平坦结构。
-
公开(公告)号：CN118248200A
公开(公告)日：2024-06-25
申请号：CN202311741759.0
申请日：2023-12-18
Applicant: 三星电子株式会社
Abstract: 提供一种装置、一种从装置输入和输出数据的方法和一种系统。装置包括输入/输出电路，其中，所述输入/输出电路包括：控制电路，其被配置为接收指示所述装置是否被激活的信号；可变电压源，其被配置为基于由控制电路接收的信号根据控制电路的控制操作来产生可变电压；输出驱动器，其包括第一晶体管和第二晶体管；以及焊盘，其被配置为输出由输出驱动器产生的电流，并且其中，可变电压源被配置为向第一晶体管的主体和第二晶体管的主体提供可变电压。
-
公开(公告)号：CN117596889A
公开(公告)日：2024-02-23
申请号：CN202311006304.4
申请日：2023-08-10
Applicant: 三星电子株式会社
Abstract: 本公开涉及非易失性存储器件。所述非易失性存储器件包括其中具有外围电路的第一芯片以及堆叠在第一芯片上并且包括存储块的第二芯片。第二芯片包括：公共源极线，公共源极线具有板形形状并且在第一方向和第二方向上延伸；第一虚设公共源极线和第二虚设公共源极线，第一虚设公共源极线和第二虚设公共源极线设置在与公共源极线相同的高度水平；上部绝缘层，上部绝缘层覆盖公共源极线以及第一虚设公共源极线和第二虚设公共源极线；以及第一虚设接触插塞和第二虚设接触插塞，第一虚设接触插塞和第二虚设接触插塞在第三方向上延伸，并且分别电连接到第一虚设公共源极线和第二虚设公共源极线，并且用作垂直电容器的电极。
-
公开(公告)号：CN112802522A
公开(公告)日：2021-05-14
申请号：CN202011259565.3
申请日：2020-11-12
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 提供了电阻式存储器装置和操作电阻式存储器的方法。所述电阻式存储器装置包括存储器单元阵列、控制逻辑、电压生成器和读出电路。存储器单元阵列包括连接到位线的存储器单元。每个存储器单元包括用于存储数据的可变电阻元件。控制逻辑接收读取命令并且基于读取命令生成用于生成多个读取电压的电压控制信号。电压生成器基于电压控制信号向位线顺序地施加读取电压。读出电路连接到位线。控制逻辑通过控制读出电路将响应于多个读取电压而从存储器单元顺序地输出的电流的值与参考电流顺序地进行比较，来确定存储在存储器单元中的数据的值。
-
Patent Agency Ranking
公开(公告)号：CN116805498A
公开(公告)日：2023-09-26
申请号：CN202310282134.6
申请日：2023-03-22
Applicant: 三星电子株式会社
IPC: G11C5/14 , G11C7/22 , G11C11/4074
Abstract: 公开了一种电压生成器和包括该电压生成器的存储器装置。该种存储器装置包括：存储器单元阵列区域，其电连接到多条字线和多条位线，并且存储器单元阵列包括多个存储器单元；以及外围电路区域，其位于存储器单元阵列区域下方，其中，存储器单元阵列区域和外围电路区域通过穿通孔件电连接，外围电路区域包括电压生成器，其被配置为生成操作电压以施加到字线，电压生成器包括泵浦电容器单元和信号控制器，泵浦电容器单元被配置为基于时钟信号对进行充电并泵浦电压，信号控制器被配置为控制时钟信号和流过泵浦电容器单元的电流，信号控制器包括时钟驱动器，时钟驱动器被配置为将时钟信号施加到泵浦电容器，并且信号控制器与穿通孔件相邻。
-
公开(公告)号：CN109559776A
公开(公告)日：2019-04-02
申请号：CN201811019623.8
申请日：2018-09-03
Applicant: 三星电子株式会社
IPC: G11C16/26
Abstract: 一种非易失性存储器装置包括多电平单元。所述非易失性存储器装置的读出方法包括：在第一预充电间隔期间，对位线和感测输出节点进行预充电；通过在第一发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第一电压电平来识别所选择的存储器单元的第一状态；将所述感测输出节点预充电至第二感测输出预充电电压；以及通过在不同于所述第一发展时间的第二发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第二电压电平，从与所述第一状态相邻的第二状态识别所选择的存储器单元的所述第一状态。
-
公开(公告)号：CN118540956A
公开(公告)日：2024-08-23
申请号：CN202311501657.1
申请日：2023-11-13
Applicant: 三星电子株式会社
IPC: H10B80/00 , G06F13/16 , G11C16/08 , G11C16/30 , G11C16/10 , G11C16/26 , G11C29/42 , G11C29/44 , H01L23/488 , H01L21/50 , H01L21/60
Abstract: 提供了存储装置、非易失性存储器封装件及其制造方法。所述非易失性存储器封装件包括：被配置为堆叠的第一非易失性存储器件；被配置为堆叠的第二非易失性存储器件；以及接口芯片，其通过接合通道连接到外部装置，通过第一接合通道连接到一个所述第一非易失性存储器件，并且通过第二接合通道连接到一个所述第二非易失性存储器件，其中，所述接口芯片包括：连接到所述接合通道的输入/输出焊盘；连接到所述第一接合通道的第一输入/输出焊盘；以及连接到所述第二接合通道的第二输入/输出焊盘，其中，所述第一输入/输出焊盘和所述第二输入/输出焊盘针对每个通道交替地布置，用于跨通道屏蔽。
-
公开(公告)号：CN117596868A
公开(公告)日：2024-02-23
申请号：CN202310981686.6
申请日：2023-08-04
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：第一结构，包括第一衬底和设置在第一衬底上的外围电路；以及第二结构，包括公共源极板和单元堆叠，该单元堆叠设置在公共源极板上并包括多个栅电极和沟道结构，其中，单元堆叠包括多个单元块，该多个单元块包括多个主块和设置在多个主块的一侧处的至少一个虚设块，其中，公共源极板包括主公共源极线区域和虚设公共源极线区域，其中，主公共源极线区域与多个主块重叠，并且虚设公共源极线区域与主公共源极线区域分开，并通过与至少一个虚设块电隔离而与至少一个虚设块重叠。
-
公开(公告)号：CN117545276A
公开(公告)日：2024-02-09
申请号：CN202310968130.3
申请日：2023-08-02
Applicant: 三星电子株式会社
IPC: H10B41/35 , H10B41/41 , H10B43/35 , H10B43/40 , H10B43/23 , H10B41/23 , G11C5/06 , G11C16/04 , G11C16/06 , G11C5/02
Abstract: 本公开提供了串行栅极晶体管和包括串行栅极晶体管的非易失性存储器设备。在一些实施例中，非易失性存储器设备包括：多个存储器块、多个通道晶体管块、以及在半导体衬底上方在栅极区域中沿水平方向顺序排列的多个栅极。多个通道晶体管块中的每一个包括被配置为将多个驱动信号传送到多个存储器块中的相应存储器块的多个串行栅极晶体管。多个串行栅极晶体管中的每一个包括在半导体衬底处沿水平方向顺序排列的第一源极‑漏极区域、栅极区域和第二源极‑漏极区域。多个栅极彼此电去耦。分别施加到多个栅极的多个块选择信号彼此独立地控制。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.024 seconds)
