-
公开(公告)号：CN118695594A
公开(公告)日：2024-09-24
申请号：CN202410323716.9
申请日：2024-03-21
Applicant: 三星电子株式会社
Abstract: 本公开涉及集成电路装置和包括该集成电路装置的电子系统。该集成电路装置包括：衬底，该衬底包括有源区，该有源区包括集成在一起并由器件隔离膜限定的中心有源区、基础有源区和延伸有源区。漏极区位于中心有源区中，源极区分别位于基础有源区中。基础有源区在平面图中相对于中心有源区在不同的对角线方向上彼此间隔开。延伸有源区各自具有L形、连接中心有源区和基础有源区、并且彼此间隔开。栅极结构分别与基础有源区交叉并且在衬底上彼此间隔开。中心有源区、延伸有源区、基础有源区和栅极结构配置传输晶体管，并且传输晶体管共享漏极区。
-
公开(公告)号：CN118159025A
公开(公告)日：2024-06-07
申请号：CN202311664736.4
申请日：2023-12-06
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和电子系统。半导体装置包括：衬底，该衬底包括有源区域和限定有源区域的装置隔离层，有源区域包括在第一方向上延伸的中心有源区域和在垂直于第一方向的第二方向上从中心有源区域的边缘延伸的第一延伸有源区域至第四延伸有源区域；以及在有源区域上并且彼此间隔开的第一栅极结构至第四栅极结构，其中，中心有源区域、第一延伸有源区域至第四延伸有源区域、以及第一栅极结构至第四栅极结构构成第一传输晶体管至第四传输晶体管，第一传输晶体管至第四传输晶体管共享中心有源区域上的一个漏极区域，并且有源区域在平面图中具有H形形状。
-
公开(公告)号：CN117238917A
公开(公告)日：2023-12-15
申请号：CN202310655453.7
申请日：2023-06-05
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供半导体装置。所述半导体装置包括：第一隔离结构，延伸穿过基底的上部并限定第一有源区域；第一栅极结构，在基底上；以及第一源极/漏极区域，在与第一栅极结构邻近的第一有源区域的上部处。第一隔离结构包括上隔离图案结构和下隔离图案。上隔离图案结构包括第一隔离图案和覆盖第一隔离图案的侧壁的第二隔离图案。下隔离图案被形成在上隔离图案结构的下方并接触上隔离图案结构，并且下隔离图案的宽度大于上隔离图案结构的宽度。
-
公开(公告)号：CN117881191A
公开(公告)日：2024-04-12
申请号：CN202311158221.7
申请日：2023-09-08
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种半导体存储装置和电子系统，半导体存储装置包括：衬底，衬底包括第一区域和第二区域，其中，第一区域包括外围电路和第一有源区域(FAR)，并且第二区域包括存储单元块。FAR包括在第一方向上延伸的FAR第一延伸部、在第二方向上延伸的FAR第二延伸部和在第三方向上延伸的FAR第三延伸部。FAR第一延伸部、FAR第二延伸部和FAR第三延伸部相对于彼此形成大于90度的相应角度。所述装置包括被配置为传输驱动信号的第一通道晶体管电路，并且第一通道晶体管电路包括：位于FAR第一延伸部上的FAR第一栅极结构、位于FAR第二延伸部上的FAR第二栅极结构、位于FAR第三延伸部上的FAR第三栅极结构以及第一共享源极/漏极。
-
Patent Agency Ranking
公开(公告)号：CN114695373A
公开(公告)日：2022-07-01
申请号：CN202111593060.5
申请日：2021-12-23
Applicant: 三星电子株式会社
IPC: H01L27/11573 , H01L21/8234
Abstract: 一种半导体器件包括：第一有源区域和第二有源区域，在衬底中沿第一方向布置；元件隔离层，在衬底中在第二方向上延伸以隔离第一有源区域和第二有源区域；第一栅电极，在第一有源区域上在第一方向上延伸；第二栅电极，在第二有源区域上在第一方向上延伸；以及隔离杂质区域，在衬底中包含第一导电类型的杂质且布置在元件隔离层下方，其中所述隔离杂质区域包括在第二方向上彼此间隔开的第一隔离区域和第二隔离区域，且衬底的插入在第一栅电极和第二栅电极之间的至少一部分插入在第一隔离区域和第二隔离区域之间。
-
公开(公告)号：CN101236974A
公开(公告)日：2008-08-06
申请号：CN200810008874.6
申请日：2008-01-30
Applicant: 三星电子株式会社
IPC: H01L27/12 , H01L23/522 , G02F1/1362 , G02F1/136
CPC classification number: G09G3/3648 , G02F1/136209 , G09G2300/0426 , G09G2300/043 , G09G2300/0443 , G09G2300/0465
Abstract: 本发明提供一种阵列基板，包括：形成于基板上的栅极线；与所述栅极线绝缘的多条数据线；包括第一子区域和第二子区域的像素区域；形成于所述像素区域中的薄膜晶体管；形成于所述薄膜晶体管上的像素电极，所述像素电极电连接到所述薄膜晶体管；形成于所述基板上的存储线，所述存储线与所述栅极线隔开并位于每一所述像素区域的第一边界；以及形成于所述基板上的浮置电极，所述浮置电极与所述栅极线和所述存储线隔开，并位于所述像素区域的第二边界。
-
公开(公告)号：CN101201516B
公开(公告)日：2011-06-15
申请号：CN200710193673.3
申请日：2007-11-23
Applicant: 三星电子株式会社
IPC: G02F1/1362 , G02F1/1343 , H01L27/12
CPC classification number: G02F1/134336 , G02F1/133707 , G02F1/1362 , G02F1/136286 , G02F2001/134345 , G02F2201/40 , G09G2300/0426
Abstract: 本发明公开了一种具有增大的开口率的液晶显示器(LCD)，该液晶显示器包括绝缘衬底、半导体、栅绝缘层、栅极线、层间绝缘层、数据线、漏电极、钝化层和像素电极。半导体形成在绝缘衬底上并且包括源区、漏区和沟道区。栅极线形成在半导体上的栅绝缘层上，并且与沟道区重叠。数据线形成在层间绝缘层上，并且具有电连接到源区的源电极和电连接到漏区的漏电极。钝化层形成在数据线和漏电极上。像素电极形成在钝化层上，并且电连接到漏电极。数据线与漏区重叠。
-
公开(公告)号：CN118693044A
公开(公告)日：2024-09-24
申请号：CN202311510464.2
申请日：2023-11-14
Applicant: 三星电子株式会社
IPC: H01L23/532 , H01L23/48 , H01L21/768 , H10B41/35 , H10B41/50 , H10B41/41 , H10B43/35 , H10B43/40 , H10B12/00
Abstract: 一种半导体装置，包括：衬底；衬底上的掺杂区，掺杂区包括第一浓度的第一导电类型的杂质；衬底上的栅极结构；以及电连接到掺杂区的第一接触件，第一接触件包括第一部分、第一部分上的第二部分、以及第二部分上的第三部分，第一部分和第二部分包括多晶硅，第三部分包括至少一种金属材料，并且第二部分包括高于第一浓度的第二浓度的第一导电类型的杂质。
-
公开(公告)号：CN101201516A
公开(公告)日：2008-06-18
申请号：CN200710193673.3
申请日：2007-11-23
Applicant: 三星电子株式会社
IPC: G02F1/1362 , G02F1/1343 , H01L27/12
CPC classification number: G02F1/134336 , G02F1/133707 , G02F1/1362 , G02F1/136286 , G02F2001/134345 , G02F2201/40 , G09G2300/0426
Abstract: 本发明公开了一种具有增大的开口率的液晶显示器(LCD)，该液晶显示器包括绝缘衬底、半导体、栅绝缘层、栅极线、层间绝缘层、数据线、漏电极、钝化层和像素电极。半导体形成在绝缘衬底上并且包括源区、漏区和沟道区。栅极线形成在半导体上的栅绝缘层上，并且与沟道区重叠。数据线形成在层间绝缘层上，并且具有电连接到源区的源电极和电连接到漏区的漏电极。钝化层形成在数据线和漏电极上。像素电极形成在钝化层上，并且电连接到漏电极。数据线与漏区重叠。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.032 seconds)
