-
公开(公告)号：CN118486676A
公开(公告)日：2024-08-13
申请号：CN202311534823.8
申请日：2023-11-16
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768 , H10B41/20 , H10B41/35 , H10B43/20 , H10B43/35 , H01L21/8234 , H01L27/088
Abstract: 一种半导体器件，包括第一衬底、设置在第一衬底上的晶体管、以及连接到晶体管的第一互连层。第一互连层包括在平行于第一衬底的顶表面的第一方向上彼此间隔开的第一导线、第二导线和第三导线。第二导线设置在第一导线和第三导线之间。第二导线的顶表面相对于第一衬底的顶表面位于比第一导线和第三导线的顶表面高的高度处。
-
公开(公告)号：CN110349961B
公开(公告)日：2024-07-12
申请号：CN201910242203.4
申请日：2019-03-28
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种三维半导体存储器件及其制造方法。所述三维半导体存储器件包括：多个电极结构，所述多个电极结构设置在衬底上并在一个方向上彼此平行地延伸，多个电极结构中的每一个电极结构包括在所述衬底上交替堆叠的电极和绝缘层；多个垂直结构，所述多个垂直结构穿透所述多个电极结构；以及电极分隔结构，所述电极分隔结构设置在所述多个电极结构中彼此相邻的两个电极结构之间。每个所述电极包括：与所述电极分隔结构相邻的外部部分；以及与所述多个垂直结构相邻的内部部分，其中所述外部部分的厚度小于所述内部部分的厚度。
-
公开(公告)号：CN117881191A
公开(公告)日：2024-04-12
申请号：CN202311158221.7
申请日：2023-09-08
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种半导体存储装置和电子系统，半导体存储装置包括：衬底，衬底包括第一区域和第二区域，其中，第一区域包括外围电路和第一有源区域(FAR)，并且第二区域包括存储单元块。FAR包括在第一方向上延伸的FAR第一延伸部、在第二方向上延伸的FAR第二延伸部和在第三方向上延伸的FAR第三延伸部。FAR第一延伸部、FAR第二延伸部和FAR第三延伸部相对于彼此形成大于90度的相应角度。所述装置包括被配置为传输驱动信号的第一通道晶体管电路，并且第一通道晶体管电路包括：位于FAR第一延伸部上的FAR第一栅极结构、位于FAR第二延伸部上的FAR第二栅极结构、位于FAR第三延伸部上的FAR第三栅极结构以及第一共享源极/漏极。
-
公开(公告)号：CN111952312A
公开(公告)日：2020-11-17
申请号：CN202010411506.7
申请日：2020-05-15
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11556 , H01L27/11521 , H01L27/11578 , H01L27/11582 , H01L27/11568
Abstract: 提供了一种半导体装置，所述半导体装置包括：第一半导体结构，包括基底和电路元件；和第二半导体结构，连接到第一半导体结构。第二半导体结构包括基体层、第一存储器单元结构、第二存储器单元结构以及在第一存储器单元结构与第二存储器单元结构之间的共位线。第一存储器单元结构包括第一栅电极、第一沟道结构和第一串选择沟道结构。第二存储器单元结构包括第二栅电极、第二沟道结构、第二串选择沟道结构以及在第二沟道结构与第二串选择沟道结构之间的连接区域。第一存储器单元结构还包括在共位线与第一串选择沟道结构之间的第一沟道垫，并且第二存储器单元结构还包括沿共位线延伸的第二沟道垫。
-
公开(公告)号：CN111724850A
公开(公告)日：2020-09-29
申请号：CN202010008983.9
申请日：2020-01-06
Applicant: 三星电子株式会社
Abstract: 提供三维半导体存储器装置及操作其的方法。一种三维半导体存储器装置包括多个字线块，所述多个字线块包括并联连接在位线与共源极线之间的多个单元串。所述多个单元串中的每个包括：多个存储器单元晶体管，沿垂直方向堆叠在基底上；多个地选择晶体管，串联连接在所述多个存储器单元晶体管与基底之间；以及串选择晶体管，位于所述多个存储器单元晶体管与位线之间。在所述多个单元串中的每个中，所述多个地选择晶体管中的至少一个具有第一阈值电压，并且所述多个地选择晶体管中的其余的地选择晶体管具有与第一阈值电压不同的第二阈值电压。
-
Patent Agency Ranking
公开(公告)号：CN110634881A
公开(公告)日：2019-12-31
申请号：CN201910278428.5
申请日：2019-04-09
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 提供一种垂直半导体装置，所述垂直半导体装置包括导电图案结构、存储器层、柱结构以及第二绝缘图案和第三绝缘图案。导电图案结构包括导电图案和绝缘层，并且可包括在第一方向上延伸的第一部分和从第一部分的侧壁突出的第二部分。导电图案结构布置在与第一方向垂直的第二方向上以在其间形成沟槽。存储器层形成在导电图案结构的侧壁上。沟槽中的均包括形成在存储器层上的沟道图案和第一绝缘图案的柱结构在第一方向上彼此分隔开。第二绝缘图案形成在柱结构之间。第三绝缘图案形成在一些柱结构之间并且具有与第二绝缘图案的形状不同的形状。
-
公开(公告)号：CN115707250A
公开(公告)日：2023-02-17
申请号：CN202210685628.4
申请日：2022-06-16
Applicant: 三星电子株式会社
Abstract: 公开了半导体装置和包括该半导体装置的电子系统。所述半导体装置包括：基底，包括单元阵列区域和连接区域；电极结构，包括堆叠在基底上的电极，所述电极中的每个包括在单元阵列区域上的线部分和在连接区域上的垫部分；竖直图案，贯穿电极结构；单元接触件，在连接区域上并且连接到垫部分；绝缘柱，在单元接触件下方，且垫部分介于绝缘柱与单元接触件之间。垫部分可以包括第一部分和第二部分，第一部分具有高于线部分的顶表面，第二部分包括第一突出部分，第一突出部分从第一部分朝向基底延伸并且覆盖绝缘柱的顶表面。
-
公开(公告)号：CN108695338A
公开(公告)日：2018-10-23
申请号：CN201810268318.6
申请日：2018-03-28
Applicant: 三星电子株式会社
IPC: H01L27/11582
Abstract: 竖直堆叠存储器件包括掺杂半导体衬底，所述掺杂半导体衬底具有施加了源极电力的公共源极以及与公共源极间隔开的低带隙层，并且所述低带隙层包括低带隙材料。堆叠栅极结构具有沿第一方向交替地且竖直地堆叠在衬底上的栅电极和绝缘间层图案。沟道结构沿第一方向穿透堆叠栅极结构。沟道结构与低带隙层接触。电荷存储结构介于堆叠栅极结构和沟道结构之间。电荷存储结构配置为选择性地存储电荷，并且将存储的电荷提供给存储单元、堆叠栅极结构和沟道结构。
-
公开(公告)号：CN108122925A
公开(公告)日：2018-06-05
申请号：CN201711234274.7
申请日：2017-11-29
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157
CPC classification number: H01L29/1037 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 公开了一种三维半导体存储器件。该三维半导体存储器件包括：公共源极区域、在公共源极区域之间的电极结构、穿透电极结构的第一沟道结构以及在第一沟道结构之间并穿透电极结构的第二沟道结构。所述电极结构包括垂直堆叠在衬底上的电极。所述第一沟道结构包括第一半导体图案和第一垂直绝缘层。所述第二沟道结构包括围绕第二半导体图案的第二垂直绝缘层。所述第二垂直绝缘层的底面低于第一垂直绝缘层的底面。
-
公开(公告)号：CN107256889A
公开(公告)日：2017-10-17
申请号：CN201710696917.3
申请日：2013-03-29
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L29/78
CPC classification number: H01L29/7827 , H01L27/04 , H01L29/41766 , H01L29/4236 , H01L29/78 , H01L29/785
Abstract: 本发明提供了晶体管、半导体器件以及半导体模块，具体提供了一种包括埋设的单元阵列晶体管的半导体器件和包括该半导体器件的电子器件。所述半导体器件包括衬底中的场区，并且场区限定了有源区。第一源极/漏极区和第二源极/漏极区处于有源区中。栅极沟槽处于第一源极/漏极区和第二源极/漏极区之间，并且处于有源区和场区中。栅极结构处于栅极沟槽内。栅极结构包括栅极电极、栅极电极上的绝缘栅极加盖图案、栅极电极与有源区之间的栅极电介质以及绝缘栅极加盖图案与有源区之间的含金属绝缘材料层。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.05 seconds)
