制造集成电路器件的方法

    公开(公告)号:CN109755178A

    公开(公告)日:2019-05-14

    申请号:CN201811182469.6

    申请日:2018-10-11

    Abstract: 提供了制造集成电路器件的方法。为了制造集成电路器件,扩散缓冲层和含碳层在形成于衬底中的多个鳍型有源区上顺序地形成。含碳掩模图案通过使用包含氧原子的蚀刻气体蚀刻含碳层而形成为具有暴露扩散缓冲层的一部分的开口,同时扩散缓冲层阻止氧扩散到鳍型有源区中。杂质离子使用含碳掩模图案作为离子注入掩模经由开口和扩散缓冲层注入到一些鳍型有源区中,所述一些鳍型有源区从所述多个鳍型有源区之中选择。

    制造集成电路器件的方法

    公开(公告)号:CN109390218A

    公开(公告)日:2019-02-26

    申请号:CN201810768330.3

    申请日:2018-07-13

    Abstract: 公开制造集成电路器件的方法。所述方法包括:在基板上形成包括含碳的膜和含硅的有机抗反射膜的堆叠掩模结构体;通过蚀刻所述含硅的有机抗反射膜而形成含硅的有机抗反射图案;和通过使用所述含硅的有机抗反射图案作为蚀刻掩模蚀刻所述含碳的膜而形成包括含碳的掩模图案和轮廓控制衬料的复合掩模图案,所述含碳的掩模图案限定贯穿其的开口,所述轮廓控制衬料覆盖所述含碳的掩模图案的界定所述开口的侧表面。通过由所述复合掩模图案限定的多个空间将离子注入到所述基板中。

    制造集成电路器件的方法

    公开(公告)号:CN109755178B

    公开(公告)日:2023-08-15

    申请号:CN201811182469.6

    申请日:2018-10-11

    Abstract: 提供了制造集成电路器件的方法。为了制造集成电路器件,扩散缓冲层和含碳层在形成于衬底中的多个鳍型有源区上顺序地形成。含碳掩模图案通过使用包含氧原子的蚀刻气体蚀刻含碳层而形成为具有暴露扩散缓冲层的一部分的开口,同时扩散缓冲层阻止氧扩散到鳍型有源区中。杂质离子使用含碳掩模图案作为离子注入掩模经由开口和扩散缓冲层注入到一些鳍型有源区中,所述一些鳍型有源区从所述多个鳍型有源区之中选择。

    制造集成电路器件的方法

    公开(公告)号:CN109390218B

    公开(公告)日:2023-06-06

    申请号:CN201810768330.3

    申请日:2018-07-13

    Abstract: 公开制造集成电路器件的方法。所述方法包括:在基板上形成包括含碳的膜和含硅的有机抗反射膜的堆叠掩模结构体;通过蚀刻所述含硅的有机抗反射膜而形成含硅的有机抗反射图案;和通过使用所述含硅的有机抗反射图案作为蚀刻掩模蚀刻所述含碳的膜而形成包括含碳的掩模图案和轮廓控制衬料的复合掩模图案,所述含碳的掩模图案限定贯穿其的开口,所述轮廓控制衬料覆盖所述含碳的掩模图案的界定所述开口的侧表面。通过由所述复合掩模图案限定的多个空间将离子注入到所述基板中。

    半导体器件
    10.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN115881643A

    公开(公告)日:2023-03-31

    申请号:CN202210890089.8

    申请日:2022-07-27

    Abstract: 一种半导体器件包括提供在衬底上的有源图案、提供在有源图案上的源极/漏极图案、被配置为连接到源极/漏极图案的沟道图案、被配置为在第一方向上延伸并与沟道图案交叉的栅电极、以及提供在栅电极的侧表面上的第一间隔物。源极/漏极图案包括主体部分以及在主体部分和有源图案之间的颈部分。第一间隔物包括提供在有源图案的侧表面上并且在源极/漏极图案的主体部分之下的栅栏部分。主体部分包括被配置为从颈部分倾斜延伸的结晶表面。结晶表面被配置为与栅栏部分的最上部间隔开。

Patent Agency Ranking