公开(公告)号：CN115223949A

公开(公告)日：2022-10-21

申请号：CN202210364300.2

申请日：2022-04-07

Applicant: 三星电子株式会社

Inventor： 洪思焕 ,  金钟明 ,  方铭振 ,  李公洙 ,  崔韩梅 ,  安皓均

IPC: H01L21/8242 ,  H01L25/18 ,  H01L27/108 ,  H01L21/60

Abstract: 提供了一种用于制造半导体器件的方法。用于制造半导体器件的方法包括：提供包括缓冲层和基体基板的第一基板；在所述缓冲层上形成包括多个单元层叠件的堆叠模制结构，每个所述单元层叠件包括在垂直方向上顺序地堆叠的第一牺牲层、第一硅层、第二牺牲层和第二硅层；以及通过替换工艺将所述堆叠模制结构替换为堆叠存储结构，其中，所述堆叠存储结构包括替换了所述第一牺牲层和所述第二牺牲层的金属图案以及替换了所述第二硅层的绝缘图案，所述缓冲层包括硅锗，并且所述缓冲层的锗浓度根据所述第一牺牲层的锗浓度和所述第二牺牲层的锗浓度而改变。

公开(公告)号：CN116096073A

公开(公告)日：2023-05-09

申请号：CN202210882082.1

申请日：2022-07-26

Applicant: 三星电子株式会社

Inventor： 金度希 ,  张星旭 ,  洪思焕 ,  李公洙

IPC: H10B12/00 ,  H01L21/033

Abstract: 提供了图案形成方法和使用图案形成方法的半导体装置制造方法。所述图案形成方法包括：在基底上形成第一覆盖层；形成穿透基底的上部和第一覆盖层的凹槽，使得第一覆盖层的未穿透部分构成第一覆盖图案；形成覆盖所述凹槽的内侧壁的第二覆盖图案；和在所述凹槽中形成堆叠结构，使得堆叠结构包括交替地堆叠的第一堆叠图案和第二堆叠图案，并且第二覆盖图案在基底与堆叠结构的侧表面之间。

公开(公告)号：CN111916352A

公开(公告)日：2020-11-10

申请号：CN202010380974.2

申请日：2020-05-08

Applicant: 三星电子株式会社

Inventor： 金旻奎 ,  洪思焕

IPC: H01L21/336 ,  H01L29/08 ,  H01L29/10 ,  H01L29/78

Abstract: 提供了形成垂直场效应晶体管器件的方法。该方法可以包括在基底上形成第一沟道区和第二沟道区，在基底以及第一沟道区和第二沟道区上形成衬垫，通过去除衬垫的一部分和基底的一部分，在第一沟道区和第二沟道区之间的基底中形成凹部，在基底的凹部中形成底部源极/漏极区，在底部源极/漏极区上形成封盖层，去除衬垫和封盖层，在基底和底部源极/漏极区上形成间隔物，以及在第一沟道区和第二沟道区的侧表面上形成栅极结构。

公开(公告)号：CN110729192A

公开(公告)日：2020-01-24

申请号：CN201910642353.4

申请日：2019-07-16

Applicant: 三星电子株式会社

Inventor： 洪思焕 ,  朴容喜 ,  徐康一

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/08 ,  H01L29/10 ,  H01L29/423

Abstract: 提供了垂直场效应晶体管(VFET)器件和形成器件的方法。该方法可包括：形成包括第一沟道区域和第二沟道区域的沟道区域；在衬底中形成第一腔；在第一腔中形成第一底部源极/漏极；在衬底中形成第二腔；以及在第二腔中形成第二底部源极/漏极。第一腔可以暴露第一沟道区域的下表面，第二腔可以暴露第二沟道区域的下表面。该方法还可以包括：在形成第一底部源极/漏极和第二底部源极/漏极之后，去除第一沟道区域和第二沟道区域之间的沟道区域的一部分，以将第一沟道区域与第二沟道区域分离。

公开(公告)号：CN106252351A

公开(公告)日：2016-12-21

申请号：CN201610172033.3

申请日：2016-03-24

Applicant: 三星电子株式会社

Inventor： 刘贤琯 ,  金局泰 ,  朴赞真 ,  申东石 ,  林永达 ,  洪思焕

IPC: H01L27/088 ,  H01L21/762

Abstract: 提供了一种半导体器件。所述半导体器件包括：栅极组件，设置在器件隔离层上；栅极分隔件，设置在栅极组件的侧表面上；接触组件，设置在栅极分隔件上；气隙，设置在器件隔离层和接触组件之间；第一分隔件覆盖层，设置在栅极分隔件和气隙之间。第一分隔件覆盖层相对于栅极分隔件具有蚀刻选择性。

公开(公告)号：CN116193851A

公开(公告)日：2023-05-30

申请号：CN202211501900.5

申请日：2022-11-28

Applicant: 三星电子株式会社

Inventor： 张星旭 ,  李公洙 ,  洪思焕

IPC: H10B12/00

Abstract: 提供了一种半导体装置，所述半导体装置包括：多个半导体图案，在垂直于基底的上表面的第一方向上彼此间隔开地堆叠并且在平行于基底的上表面的第二方向上延伸；多个第一导电图案，在多个半导体图案上在垂直于第一方向和第二方向的第三方向上延伸；多个第二导电图案，在基底上在第一方向上延伸；多个电容器，分别电连接到多个半导体图案；以及至少一个外延层，设置为与多个半导体图案中的至少一个半导体图案的两个端表面中的至少一个端表面接触，并且包括杂质。

公开(公告)号：CN111916499A

公开(公告)日：2020-11-10

申请号：CN202010385780.1

申请日：2020-05-09

Applicant: 三星电子株式会社

Inventor： 宋昇炫 ,  孙昌佑 ,  郑荣采 ,  洪思焕

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/336

Abstract: 提供一种垂直场效应晶体管(VFET)器件及其制造方法。该VFET器件包括：鳍结构，形成在衬底上；栅极结构，包括形成在鳍结构的侧壁的上部上的栅极电介质层以及形成在栅极电介质层的下部上的导体层；顶部源极/漏极(S/D)区，形成在鳍结构和栅极结构之上；底部S/D区，形成在鳍结构和栅极结构之下；顶部间隔物，形成在栅极电介质层的上部上，并在顶部S/D区与导体层的顶表面之间；以及底部间隔物，形成在栅极结构与底部S/D区之间。栅极电介质层的顶表面定位在与顶部间隔物的顶表面相同或基本上相同的高度处、或者定位为低于顶部间隔物的顶表面，并高于导体层的顶表面。

公开(公告)号：CN106252351B

公开(公告)日：2020-05-12

申请号：CN201610172033.3

申请日：2016-03-24

Applicant: 三星电子株式会社

Inventor： 刘贤琯 ,  金局泰 ,  朴赞真 ,  申东石 ,  林永达 ,  洪思焕

IPC: H01L27/088 ,  H01L21/762

Abstract: 提供了一种半导体器件。所述半导体器件包括：栅极组件，设置在器件隔离层上；栅极分隔件，设置在栅极组件的侧表面上；接触组件，设置在栅极分隔件上；气隙，设置在器件隔离层和接触组件之间；第一分隔件覆盖层，设置在栅极分隔件和气隙之间。第一分隔件覆盖层相对于栅极分隔件具有蚀刻选择性。