-
公开(公告)号：CN119815876A
公开(公告)日：2025-04-11
申请号：CN202411939563.7
申请日：2020-01-07
Applicant: 三星电子株式会社
Abstract: 半导体器件包括：有源区，其在衬底上在第一方向上延伸；沟道层，其位于有源区上并竖直地间隔开；栅极结构，其与有源区和沟道层交叉，栅极结构在第二方向上延伸并围绕沟道层；以及源/漏区，其位于栅极结构的一侧的有源区上，源/漏区接触沟道层，源/漏区包括第一外延层和第二外延层，第一外延层具有第一成分并包括第一层和第二层，所述第一层位于沟道层的侧表面上，所述第二层位于源/漏区的下端的有源区上，第二外延层具有与第一成分不同的第二成分，第二外延层在第一方向上位于第一外延层之间，并在第三方向上竖直地位于第一外延层之间。
-
公开(公告)号：CN119108397A
公开(公告)日：2024-12-10
申请号：CN202311832327.0
申请日：2023-12-28
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L23/48
Abstract: 提供了一种半导体装置，所述半导体装置包括：下图案层，包括第一半导体材料；第一导电类型掺杂图案层，设置在下图案层上并且包括掺杂有第一导电类型杂质的半导体材料；源极/漏极图案，设置在第一导电类型掺杂图案层上并且包括掺杂有不同于第一导电类型杂质的第二导电类型杂质的半导体材料；沟道图案，包括半导体图案，半导体图案连接在源极/漏极图案之间，彼此隔开地堆叠，并包括与第一半导体材料不同的第二半导体材料；以及栅极图案，设置在第一导电类型掺杂图案层上并在源极/漏极图案之间，并且围绕沟道图案。
-
公开(公告)号：CN114628383A
公开(公告)日：2022-06-14
申请号：CN202111464731.8
申请日：2021-12-03
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了一种半导体装置。半导体装置包括：有源图案，其包括下图案和多个片状图案，多个片状图案在第一方向上与下图案间隔开；源极/漏极图案，其位于下图案上，并且接触多个片状图案；以及栅极结构，其位于源极/漏极图案在与第一方向不同的第二方向上的相对侧上，栅极结构包括多个片状图案上的栅电极，其中，源极/漏极图案具有包括半导体材料的外延区和在外延区内并且由半导体材料包围的空腔区。
-
公开(公告)号：CN110880535A
公开(公告)日：2020-03-13
申请号：CN201910823044.7
申请日：2019-09-02
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/417
Abstract: 一种半导体器件包括：第一有源鳍，其从衬底突出；第一栅极图案，其覆盖第一有源鳍的侧表面和顶表面；以及第一源极/漏极图案，其位于第一栅极图案的相对侧，第一源极/漏极图案中的每一个包括彼此间隔开的第一下侧和第二下侧、从第一下侧延伸的第一上侧、从第二下侧延伸的第二上侧。第一下侧可以相对于衬底的顶表面以第一角度倾斜，第二上侧可以相对于衬底的顶表面以第二角度倾斜，并且第一角度可以大于第二角度。
-
公开(公告)号：CN107204310A
公开(公告)日：2017-09-26
申请号：CN201710166680.8
申请日：2017-03-20
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088 , H01L21/336
CPC classification number: H01L29/66545 , H01L21/265 , H01L21/26506 , H01L29/6656 , H01L29/66795 , H01L29/785 , H01L21/823431 , H01L27/0886
Abstract: 在一种制造半导体器件的方法中，隔离图案可以形成在衬底上以限定多个有源图案。有源图案可以从隔离图案凸出。初始多晶硅层可以形成在有源图案上以填充有源图案中的相邻有源图案之间的间隙。无导电性的离子可以被注入到初始多晶硅层中以形成无空隙的多晶硅层。有源图案在离子的注入期间维持它们的结晶状态。多晶硅层可以被图案化以在有源图案上形成虚设栅结构。源极/漏极区可以形成在有源图案的与虚设栅结构的侧面相邻的上部分处。
-
Patent Agency Ranking
公开(公告)号：CN112018179B
公开(公告)日：2024-07-19
申请号：CN202010096134.3
申请日：2020-02-17
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/088 , H01L21/336
Abstract: 提供一种半导体器件及其制造方法。所述半导体器件包括：沟道图案，所述沟道图案包括堆叠在衬底上的第一半导体图案和第二半导体图案；栅电极，所述栅电极覆盖沟道图案的顶表面和侧表面并沿第一方向延伸，并且包括位于第一半导体图案与第二半导体图案之间的第一栅极段；栅极间隔物，所述栅极间隔物覆盖栅电极的侧表面，并且包括暴露沟道图案的开口；以及第一源极/漏极图案，所述第一源极/漏极图案位于栅极间隔物的侧部，并且通过开口与沟道图案接触，所述第一源极/漏极图案包括：在第一栅极段的高度处并且在开口的中心处的侧壁中心厚度；以及在第一栅极段的高度处并且在开口的边缘处的侧壁边缘厚度，侧壁边缘厚度为侧壁中心厚度的约0.7至1倍。
-
公开(公告)号：CN109427778B
公开(公告)日：2024-03-29
申请号：CN201810993514.X
申请日：2018-08-29
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开提供了半导体器件。一种半导体器件包括：在基板上的第一鳍型图案；在基板上的第二鳍型图案，平行于第一鳍型图案；以及在第一鳍型图案和第二鳍型图案上的外延图案。外延图案可以包括在第一鳍型图案和第二鳍型图案上的共用半导体图案。共用半导体图案可以包括与第一鳍型图案相邻的第一侧壁和与第二鳍型图案相邻的第二侧壁。第一侧壁可以包括第一下晶面、在第一下晶面上的第一上晶面、以及连接第一下晶面和第一上晶面的第一连接曲面。第二侧壁可以包括第二下晶面、在第二下晶面上的第二上晶面、以及连接第二下晶面和第二上晶面的第二连接曲面。
-
公开(公告)号：CN107204310B
公开(公告)日：2023-09-22
申请号：CN201710166680.8
申请日：2017-03-20
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088 , H01L21/336
Abstract: 在一种制造半导体器件的方法中，隔离图案可以形成在衬底上以限定多个有源图案。有源图案可以从隔离图案凸出。初始多晶硅层可以形成在有源图案上以填充有源图案中的相邻有源图案之间的间隙。无导电性的离子可以被注入到初始多晶硅层中以形成无空隙的多晶硅层。有源图案在离子的注入期间维持它们的结晶状态。多晶硅层可以被图案化以在有源图案上形成虚设栅结构。源极/漏极区可以形成在有源图案的与虚设栅结构的侧面相邻的上部分处。
-
公开(公告)号：CN116193851A
公开(公告)日：2023-05-30
申请号：CN202211501900.5
申请日：2022-11-28
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体装置，所述半导体装置包括：多个半导体图案，在垂直于基底的上表面的第一方向上彼此间隔开地堆叠并且在平行于基底的上表面的第二方向上延伸；多个第一导电图案，在多个半导体图案上在垂直于第一方向和第二方向的第三方向上延伸；多个第二导电图案，在基底上在第一方向上延伸；多个电容器，分别电连接到多个半导体图案；以及至少一个外延层，设置为与多个半导体图案中的至少一个半导体图案的两个端表面中的至少一个端表面接触，并且包括杂质。
-
公开(公告)号：CN114597253A
公开(公告)日：2022-06-07
申请号：CN202111478685.7
申请日：2021-12-06
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423 , H01L29/417 , H01L29/78
Abstract: 一种半导体装置，其包括具有与对应的硅锗衬垫对齐并且填充有掺杂的半导体源极和漏极区的源极和漏极凹部的衬底。设置了堆叠的多个半导体沟道层，它们在衬底内通过在硅锗衬垫之间横向地延伸的对应的埋置的绝缘栅电极区彼此竖直地分离。绝缘栅电极设置在多个半导体沟道层中的最上面的一个上。硅锗衬垫可掺杂有碳。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.044 seconds)
