锁存电路
    2.
    发明公开

    公开(公告)号:CN111030674A

    公开(公告)日:2020-04-17

    申请号:CN201910840794.5

    申请日:2019-09-05

    Inventor: 申晧荣

    Abstract: 一种锁存电路包括:第一反相器,具有第一上拉晶体管和第一下拉晶体管,第一上拉晶体管连接在第一电源节点与第一输出节点之间,第一下拉晶体管连接第二电源节点与第一输出节点之间;第二反相器,具有第二上拉晶体管和第二下拉晶体管,第二上拉晶体管连接在所述第一电源节点与第二输出节点之间,第二下拉晶体管连接在所述第二电源节点与第二输出节点之间;第一电流控制晶体管,连接在所述第一上拉晶体管与所述第一输出节点之间;第二电流控制晶体管,连接在第二上拉晶体管与所述第二输出节点之间;第三电流控制晶体管,连接在所述第一下拉晶体管与所述第一输出节点之间;以及第四电流控制晶体管,连接在第二下拉晶体管与第二输出节点之间。

    锁存电路
    3.
    发明授权

    公开(公告)号:CN111030674B

    公开(公告)日:2024-06-14

    申请号:CN201910840794.5

    申请日:2019-09-05

    Inventor: 申晧荣

    Abstract: 一种锁存电路包括:第一反相器,具有第一上拉晶体管和第一下拉晶体管,第一上拉晶体管连接在第一电源节点与第一输出节点之间,第一下拉晶体管连接第二电源节点与第一输出节点之间;第二反相器,具有第二上拉晶体管和第二下拉晶体管,第二上拉晶体管连接在所述第一电源节点与第二输出节点之间,第二下拉晶体管连接在所述第二电源节点与第二输出节点之间;第一电流控制晶体管,连接在所述第一上拉晶体管与所述第一输出节点之间;第二电流控制晶体管,连接在第二上拉晶体管与所述第二输出节点之间;第三电流控制晶体管,连接在所述第一下拉晶体管与所述第一输出节点之间;以及第四电流控制晶体管,连接在第二下拉晶体管与第二输出节点之间。

    闪存设备及其编程方法
    4.
    发明授权

    公开(公告)号:CN109686393B

    公开(公告)日:2023-03-28

    申请号:CN201811156414.8

    申请日:2018-09-30

    Inventor: 申晧荣 吴明姬

    Abstract: 一种闪存设备包括第一存储器单元、第二存储器单元、行解码器和偏置发生器。第一存储器单元是所选存储器单元,第二存储器单元是与连接到第一存储器单元的位线连接的未选存储器单元。行解码器控制要施加到第一存储器单元的字线电压并控制要施加到第二存储器单元的未选源极线电压。偏置发生器基于随环境温度而改变的第一字线晶体管的阈值电压来生成字线电压,并基于所选位线的电压电平来生成未选源极线电压。

    环形振荡器、随机数生成器以及随机数生成器的操作方法

    公开(公告)号:CN115622537A

    公开(公告)日:2023-01-17

    申请号:CN202210811396.2

    申请日:2022-07-11

    Abstract: 一种随机数生成器,包括环形振荡器、反相选择电路和控制器。环形振荡器包括具有至少一个反相器的反相器链,并生成输出信号。反相选择电路,控制被配置为反相反相器链的信号的相位反相器。控制器被配置为在用于测量环形振荡器的频率的第一操作模式期间操作反相选择电路以向反相器链提供第一相位反相器的输出,并且在用于生成随机数的第二操作模式期间操作反相选择电路以不提供相位反相器的输出。

    包括物理不可克隆功能单元在内的安全设备及其操作方法

    公开(公告)号:CN114065309A

    公开(公告)日:2022-02-18

    申请号:CN202110882747.4

    申请日:2021-08-02

    Abstract: 一种安全设备包括:物理不可克隆功能(PUF)单元阵列,包括与字线和位线连接的PUF单元;第一解码器电路,将与目标PUF单元连接的第一位线与第一数据线连接,并将与参考PUF单元连接的第二位线与第二数据线连接;数模转换器(DAC)控制电路,输出第一数字码和第二数字码;电源电压和第一数据线之间的第一DAC,第一DAC响应于第一数字码而生成第一模拟输出;电源电压和第二数据线之间的第二DAC,第二DAC响应于第二数字码而生成第二模拟输出;以及读出放大器,将第一模拟输出和第二模拟输出进行比较并输出比较结果。

Patent Agency Ranking