-
公开(公告)号：CN107665859B
公开(公告)日：2023-06-27
申请号：CN201710607173.3
申请日：2017-07-24
Applicant: 三星电子株式会社 , 里兰斯坦福初级大学理事会
IPC: H01L21/768 , H01L21/762 , H01L21/28
Abstract: 本公开提供了包括电隔离图案的半导体器件及其制造方法。一种形成复合电介质材料的方法可以通过执行第一沉积循环以形成第一电介质材料以及执行第二沉积循环以在第一电介质材料上形成第二电介质材料来提供，其中第一电介质材料和第二电介质材料包括从由过渡金属氮化物、过渡金属氧化物、过渡金属碳化物、过渡金属硅化物、后过渡金属氮化物、后过渡金属氧化物、后过渡金属碳化物、后过渡金属硅化物、准金属氮化物、准金属氧化物和准金属碳化物组成的列表中选择的不同的电介质材料。
-
公开(公告)号：CN107665859A
公开(公告)日：2018-02-06
申请号：CN201710607173.3
申请日：2017-07-24
Applicant: 三星电子株式会社 , 里兰斯坦福初级大学理事会
IPC: H01L21/768 , H01L21/762 , H01L21/28
CPC classification number: H01L23/5225 , H01L21/76816 , H01L21/76832 , H01L21/76877 , H01L23/5226 , H01L23/5283 , H01L23/53257 , H01L23/53295 , H01L23/535 , H01L27/10823 , H01L27/10876 , H01L27/10885 , H01L21/76802 , H01L21/28008 , H01L21/762
Abstract: 本公开提供了包括电隔离图案的半导体器件及其制造方法。一种形成复合电介质材料的方法可以通过执行第一沉积循环以形成第一电介质材料以及执行第二沉积循环以在第一电介质材料上形成第二电介质材料来提供，其中第一电介质材料和第二电介质材料包括从由过渡金属氮化物、过渡金属氧化物、过渡金属碳化物、过渡金属硅化物、后过渡金属氮化物、后过渡金属氧化物、后过渡金属碳化物、后过渡金属硅化物、准金属氮化物、准金属氧化物和准金属碳化物组成的列表中选择的不同的电介质材料。
-
公开(公告)号：CN107154357A
公开(公告)日：2017-09-12
申请号：CN201710094905.3
申请日：2017-02-16
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/06
CPC classification number: G06F17/5072 , H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L21/823864 , H01L21/823871 , H01L27/0207 , H01L27/0924 , H01L29/0673 , H01L29/42392 , H01L29/66795 , H01L29/0607
Abstract: 本发明提供了半导体器件的制造方法。半导体器件的制造方法包括：加载第一布局，其中第一布局包括第一有源区和第一虚设区，并且第一有源区包括具有第一宽度的鳍型图案设计；通过用纳米线结构设计替代鳍型图案设计而产生第二布局；以及通过使用第二布局而形成纳米线结构设计，其中第二布局包括与第一有源区相同尺寸的第二有源区以及与第一虚设区相同尺寸的第二虚设区，纳米线结构设计的纳米线结构具有大于第一宽度的第二宽度。
-
公开(公告)号：CN117135899A
公开(公告)日：2023-11-28
申请号：CN202310524591.1
申请日：2023-05-10
Applicant: 三星电子株式会社
IPC: H10B10/00
Abstract: 公开了半导体器件。所述半导体器件包括：基底；下部有源图案，与基底间隔开并且在第一方向上延伸；上部有源图案，在下部有源图案上，上部有源图案与下部有源图案间隔开并且在第一方向上延伸；栅极结构，在基底上，栅极结构在与第一方向相交的第二方向上延伸；以及切割图案，在基底上，切割图案在第一方向上延伸以切割栅极结构。栅极结构包括：下部栅电极，下部有源图案穿透下部栅电极；上部栅电极，连接到下部栅电极，并且上部有源图案穿透上部栅电极；以及绝缘图案，在切割图案的一侧上，绝缘图案沿着第二方向与上部栅电极一起布置。
-
公开(公告)号：CN110797388B
公开(公告)日：2024-09-17
申请号：CN201910571224.0
申请日：2019-06-28
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/41 , H01L21/336 , H01L29/78
Abstract: 提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底具有第一区域和第二区域；第一晶体管，所述第一晶体管包括设置在所述第一区域中的单个第一有源鳍、与所述单个第一有源鳍相交的第一栅电极以及设置在所述单个第一有源鳍的第一凹陷中的单个第一源极/漏极层；以及第二晶体管，所述第二晶体管包括设置在所述第二区域中的多个第二有源鳍、与所述多个第二有源鳍相交的第二栅电极以及分别设置在所述多个第二有源鳍的第二凹陷中的多个第二源极/漏极层。所述单个第一有源鳍和所述多个第二有源鳍可以具有第一导电类型，并且所述第一凹陷的深度可以小于每一个所述第二凹陷的深度。
-
Patent Agency Ranking
公开(公告)号：CN107919358B
公开(公告)日：2024-05-28
申请号：CN201710880103.5
申请日：2017-09-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件和制造半导体器件的方法，该器件包括：在衬底上的栅极结构；分别在衬底的邻近栅极结构的部分上的源极/漏极层；分别接触源极/漏极层的上表面的第一接触插塞；接触栅极结构中的一个的第二接触插塞，第二接触插塞的侧壁由绝缘间隔物覆盖；以及共同地接触栅极结构中的至少一个的上表面和第一接触插塞中的至少一个的第三接触插塞，第三接触插塞的侧壁的至少一部分不被绝缘间隔物覆盖。
-
公开(公告)号：CN117374077A
公开(公告)日：2024-01-09
申请号：CN202310763140.3
申请日：2023-06-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/08 , H01L29/10 , H01L23/538
Abstract: 提供了一种半导体装置。所述半导体装置包括：有源区域，在基底上；沟道层，在有源区域上且彼此间隔开，并且包括下沟道层和上沟道层；中间绝缘层，最上面的下沟道层与最下面的上沟道层之间；栅极，与有源区域交叉，并且包括围绕下沟道层的下栅电极和围绕上沟道层的上栅电极；绝缘图案，在中间绝缘层的一侧上位于上栅电极与下栅电极之间；源/漏区，在栅极的至少一侧上，并且包括连接到下沟道层的下源/漏区和连接到上沟道层的上源/漏区；以及接触插塞，包括连接到下源/漏区的水平延伸部和连接到水平延伸部的竖直延伸部。
-
公开(公告)号：CN109037202B
公开(公告)日：2023-12-15
申请号：CN201810563690.X
申请日：2018-06-04
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L29/423
Abstract: 本申请公开一种半导体装置。所述半导体装置包括：单元区，其包括在第一方向上延伸的第一有源区和第二有源区及其之间的分离区。单元区具有第一宽度。第一栅极结构和第二栅极结构布置在单元区上，所述二者在第一方向上彼此间隔开，并且在第二方向上延伸。第一金属线和第二金属线布置在单元区上，所述二者在第一方向上延伸，并且彼此间隔开第一间距。第一金属线和第二金属线中的每一个具有第二宽度。第一栅极接触件将第一栅极结构与第一金属线电连接。第一栅极接触件的至少一部分覆盖分离区。第二栅极接触件将第二栅极结构与第二金属线电连接。第二栅极接触件的至少一部分覆盖分离区。第一宽度除以第一间距和第二宽度之和的结果为六或更小。
-
公开(公告)号：CN107154357B
公开(公告)日：2021-08-17
申请号：CN201710094905.3
申请日：2017-02-16
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/06
Abstract: 本发明提供了半导体器件的制造方法。半导体器件的制造方法包括：加载第一布局，其中第一布局包括第一有源区和第一虚设区，并且第一有源区包括具有第一宽度的鳍型图案设计；通过用纳米线结构设计替代鳍型图案设计而产生第二布局；以及通过使用第二布局而形成纳米线结构设计，其中第二布局包括与第一有源区相同尺寸的第二有源区以及与第一虚设区相同尺寸的第二虚设区，纳米线结构设计的纳米线结构具有大于第一宽度的第二宽度。
-
公开(公告)号：CN110797388A
公开(公告)日：2020-02-14
申请号：CN201910571224.0
申请日：2019-06-28
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/41 , H01L21/336 , H01L29/78
Abstract: 提供了一种半导体器件，所述半导体器件包括：衬底，所述衬底具有第一区域和第二区域；第一晶体管，所述第一晶体管包括设置在所述第一区域中的单个第一有源鳍、与所述单个第一有源鳍相交的第一栅电极以及设置在所述单个第一有源鳍的第一凹陷中的单个第一源极/漏极层；以及第二晶体管，所述第二晶体管包括设置在所述第二区域中的多个第二有源鳍、与所述多个第二有源鳍相交的第二栅电极以及分别设置在所述多个第二有源鳍的第二凹陷中的多个第二源极/漏极层。所述单个第一有源鳍和所述多个第二有源鳍可以具有第一导电类型，并且所述第一凹陷的深度可以小于每一个所述第二凹陷的深度。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.032 seconds)
