公开(公告)号：CN111192923B

公开(公告)日：2024-11-12

申请号：CN201910489544.1

申请日：2019-06-06

Applicant: 三星电子株式会社

Inventor： 张星旭 ,  李承勳 ,  郑秀珍 ,  曺荣大

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336

Abstract: 提供了一种半导体器件，该半导体器件包括：有源区，限定在基底中；至少一个沟道层，在有源区上；栅电极，与有源区交叉，在有源区上，并围绕所述至少一个沟道层；以及成对的源极/漏极区，与栅电极的两侧相邻，在有源区上，并与所述至少一个沟道层接触，其中，成对的源极/漏极区包括选择性外延生长(SEG)层，以及成对的源极/漏极区中的每个在第一方向上的最大宽度是有源区在第一方向上的宽度的1.3倍或者更小。

公开(公告)号：CN118471917A

公开(公告)日：2024-08-09

申请号：CN202311359567.3

申请日：2023-10-19

Applicant: 三星电子株式会社

Inventor： 张仁圭 ,  金真范 ,  郑秀珍 ,  金傔 ,  金茶惠

IPC: H01L23/31 ,  H01L23/48 ,  H01L23/528 ,  H01L23/538

Abstract: 提供了一种半导体装置。所述半导体装置包括：有源图案，设置在基底上；栅极结构，设置在有源图案上；沟道，设置在基底上并且在基本垂直于基底的上表面的竖直方向上彼此间隔开；第一外延层，设置在有源图案的与栅极结构相邻的部分上；以及接触插塞，设置在第一外延层上。接触插塞包括：下部；中部，设置在下部上，其中，中部具有沿着竖直方向从其底部到顶部增大的宽度；以及上部，设置在中部上。

公开(公告)号：CN115566050A

公开(公告)日：2023-01-03

申请号：CN202210471876.9

申请日：2022-04-29

Applicant: 三星电子株式会社

Inventor： 李商文 ,  金真范 ,  金孝珍 ,  南勇准 ,  郑秀珍

IPC: H01L29/15 ,  H01L29/78 ,  H01L27/088 ,  H01L29/06

Abstract: 一种集成电路(IC)器件包括在衬底上在第一横向方向上延伸的鳍型有源区。栅极线在鳍型有源区上在第二横向方向上延伸。第二横向方向与第一横向方向交叉。沟道区在衬底和栅极线之间。源极/漏极区在鳍型有源区上与栅极线相邻，并具有面对沟道区的侧壁。超晶格阻挡物在衬底和沟道区之间。超晶格阻挡物与源极/漏极区接触。超晶格阻挡物具有包括掺有氧原子的半导体层的多个第一子层和包括未掺杂的半导体层的多个第二子层被交替堆叠的结构。

公开(公告)号：CN114664820A

公开(公告)日：2022-06-24

申请号：CN202111256976.1

申请日：2021-10-27

Applicant: 三星电子株式会社

Inventor： 郑秀珍 ,  金奇奂 ,  张星旭 ,  曹荣大

IPC: H01L27/088 ,  H01L21/8234 ,  H01L29/06

Abstract: 一种集成电路(IC)器件包括在衬底上在第一横向方向上纵长地延伸的鳍型有源区。纳米片在垂直方向上与鳍型有源区的鳍顶表面分开。内绝缘间隔物位于衬底与纳米片之间。栅极线包括主栅极部分和子栅极部分。主栅极部分在纳米片上在第二横向方向上纵长地延伸。子栅极部分一体地连接至主栅极部分，并且位于衬底与纳米片之间。源极/漏极区与内绝缘间隔物和纳米片接触。源极/漏极区包括单晶半导体主体和从内绝缘间隔物穿过单晶半导体主体线性地延伸的至少一个下堆垛层错面。

公开(公告)号：CN110137258A

公开(公告)日：2019-08-16

申请号：CN201910103248.3

申请日：2019-02-01

Applicant: 三星电子株式会社

Inventor： 柳宗烈 ,  柳廷昊 ,  郑秀珍 ,  曹荣大

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体器件包括：在衬底中的阱区；在阱区上的半导体图案，该半导体图案包括杂质；以及在半导体图案上的栅电极。半导体图案中的杂质的浓度在从半导体图案的与栅电极相邻的上部到半导体图案的与阱区相邻的下部的方向上增大。

公开(公告)号：CN104103687B

公开(公告)日：2019-06-14

申请号：CN201410136127.6

申请日：2014-04-04

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  权兑昱 ,  郑秀珍 ,  金永弼 ,  李炳赞 ,  具本荣

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 提供了半导体器件以及制造该半导体器件的方法。该半导体器件包括：鳍，在基板上；栅电极，在基板上交叉鳍；源/漏极，形成在栅电极的两侧的至少一个上，并包括第一膜和第二膜；以及应力膜，布置在基板上的隔离膜与源/漏极之间，并形成在鳍的侧表面上。

公开(公告)号：CN119815876A

公开(公告)日：2025-04-11

申请号：CN202411939563.7

申请日：2020-01-07

Applicant: 三星电子株式会社

Inventor： 张星旭 ,  曹荣大 ,  金奇奂 ,  郑秀珍

IPC: H10D30/62 ,  H10D62/17 ,  H10D62/13

Abstract: 半导体器件包括：有源区，其在衬底上在第一方向上延伸；沟道层，其位于有源区上并竖直地间隔开；栅极结构，其与有源区和沟道层交叉，栅极结构在第二方向上延伸并围绕沟道层；以及源/漏区，其位于栅极结构的一侧的有源区上，源/漏区接触沟道层，源/漏区包括第一外延层和第二外延层，第一外延层具有第一成分并包括第一层和第二层，所述第一层位于沟道层的侧表面上，所述第二层位于源/漏区的下端的有源区上，第二外延层具有与第一成分不同的第二成分，第二外延层在第一方向上位于第一外延层之间，并在第三方向上竖直地位于第一外延层之间。

公开(公告)号：CN110137258B

公开(公告)日：2024-01-09

申请号：CN201910103248.3

申请日：2019-02-01

Applicant: 三星电子株式会社

Inventor： 柳宗烈 ,  柳廷昊 ,  郑秀珍 ,  曹荣大

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体器件包括：在衬底中的阱区；在阱区上的半导体图案，该半导体图案包括杂质；以及在半导体图案上的栅电极。半导体图案中的杂质的浓度在从半导体图案的与栅电极相邻的上部到半导体图案的与阱区相邻的下部的方向上增大。

公开(公告)号：CN114628383A

公开(公告)日：2022-06-14

申请号：CN202111464731.8

申请日：2021-12-03

Applicant: 三星电子株式会社

Inventor： 郑秀珍 ,  金奇奂 ,  张星旭 ,  曹荣大

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了一种半导体装置。半导体装置包括：有源图案，其包括下图案和多个片状图案，多个片状图案在第一方向上与下图案间隔开；源极/漏极图案，其位于下图案上，并且接触多个片状图案；以及栅极结构，其位于源极/漏极图案在与第一方向不同的第二方向上的相对侧上，栅极结构包括多个片状图案上的栅电极，其中，源极/漏极图案具有包括半导体材料的外延区和在外延区内并且由半导体材料包围的空腔区。

公开(公告)号：CN102856383B

公开(公告)日：2017-06-09

申请号：CN201210226910.2

申请日：2012-06-29

Applicant: 三星电子株式会社

Inventor： 朴兴圭 ,  金男奎 ,  宋宇彬 ,  郑秀珍 ,  金永弼 ,  李炳讃 ,  李善佶

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7848 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66651 ,  H01L29/78

Abstract: 本发明提供一种半导体器件，该半导体器件包括基板和在该基板上且彼此间隔开的第一应力生成外延区域和第二应力生成外延区域。沟道区域在该基板上且位于第一应力生成外延区域和第二应力生成外延区域之间。栅极电极位于沟道区域上。沟道区域是外延层，且第一应力生成外延区域和第二应力生成外延区域向沟道区域施加应力。