公开(公告)号：CN108242425B

公开(公告)日：2022-05-10

申请号：CN201711191152.4

申请日：2017-11-24

Applicant: 三星电子株式会社

Inventor： 李正韩 ,  李善佶 ,  姜明一 ,  李正允 ,  李承勋 ,  李炫姃 ,  金善昱

IPC: H01L21/8234

Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面，第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面，第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。

公开(公告)号：CN110828570A

公开(公告)日：2020-02-21

申请号：CN201910609149.2

申请日：2019-07-08

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  金相秀 ,  金善昱 ,  裵金钟 ,  宋昇珉 ,  郑秀真

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423

Abstract: 一种半导体器件包括：鳍型有源区，沿第一方向延伸、从衬底突出；多个纳米片堆叠结构；阻挡膜，覆盖所述多个纳米片堆叠结构之中与鳍型有源区的两侧相邻的一对纳米片堆叠结构的每个的上表面的一部分和一个侧壁；栅电极，在鳍型有源区上沿与第一方向交叉的第二方向延伸，栅电极包括围绕所述多个纳米片的实际栅电极和设置在阻挡膜上的虚设栅电极；以及栅极电介质层，在实际栅电极与所述多个纳米片之间以及虚设栅电极与阻挡膜之间。

公开(公告)号：CN111952370A

公开(公告)日：2020-11-17

申请号：CN202010159988.1

申请日：2020-03-10

Applicant: 三星电子株式会社

Inventor： 郑秀真 ,  金善昱 ,  朴俊范 ,  宋昇珉

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L29/417 ,  H01L29/423

Abstract: 提供了一种半导体器件。所述半导体器件包括：有源图案，所述有源图案位于衬底上，所述有源图案在平行于衬底的上表面的第一方向上延伸；栅极结构，所述栅极结构位于所述有源图案上，所述栅极结构在平行于衬底的上表面并且与所述第一方向相交的第二方向上延伸；沟道，所述沟道在垂直于衬底的上表面的第三方向上彼此间隔开，每个所述沟道延伸穿过所述栅极结构；源极/漏极层，所述源极/漏极层位于所述有源图案的与所述栅极结构相邻的部分上，所述源极/漏极层接触所述沟道；以及牺牲图案，所述牺牲图案位于所述有源图案的所述部分在所述第二方向上的相对边缘中的每一边缘的上表面上，所述牺牲图案接触所述源极/漏极层的侧壁的下部并且包含硅锗。

公开(公告)号：CN111952358A

公开(公告)日：2020-11-17

申请号：CN202010411201.6

申请日：2020-05-15

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  金善昱 ,  朴俊范 ,  金兑映 ,  裵金钟

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/78 ,  H01L27/02

Abstract: 一种半导体器件包括：第一和第二鳍型图案；与第一和第二鳍型图案交叉的第一和第二栅极图案；第三和第四栅极图案，在第一和第二栅极图案之间且与第一鳍型图案交叉；第五栅极图案，与第二鳍型图案交叉；第六栅极图案，与第二鳍型图案交叉；第一至第三半导体图案，分别设置在第一栅极图案和第三栅极图案之间、第三栅极图案和第四栅极图案之间以及第四栅极图案和第二栅极图案之间；以及第四至第六半导体图案，分别设置在第一栅极图案和第五栅极图案之间、第五栅极图案和第六栅极图案之间以及第六栅极图案和第二栅极图案之间。第一半导体图案至第四半导体图案和第六半导体图案电连接到布线结构，第五半导体图案不连接到布线结构。

公开(公告)号：CN110828570B

公开(公告)日：2023-08-22

申请号：CN201910609149.2

申请日：2019-07-08

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  金相秀 ,  金善昱 ,  裵金钟 ,  宋昇珉 ,  郑秀真

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423

Abstract: 一种半导体器件包括：鳍型有源区，沿第一方向延伸、从衬底突出；多个纳米片堆叠结构；阻挡膜，覆盖所述多个纳米片堆叠结构之中与鳍型有源区的两侧相邻的一对纳米片堆叠结构的每个的上表面的一部分和一个侧壁；栅电极，在鳍型有源区上沿与第一方向交叉的第二方向延伸，栅电极包括围绕所述多个纳米片的实际栅电极和设置在阻挡膜上的虚设栅电极；以及栅极电介质层，在实际栅电极与所述多个纳米片之间以及虚设栅电极与阻挡膜之间。

公开(公告)号：CN112310219A

公开(公告)日：2021-02-02

申请号：CN202010564186.9

申请日：2020-06-19

Applicant: 三星电子株式会社

Inventor： 申宇哲 ,  金善昱 ,  宋昇珉 ,  李南玹

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L27/02

Abstract: 提供了一种半导体器件，所述半导体器件包括：基底，具有第一区域和第二区域；第一纳米线和第二纳米线，在第一区域中顺序地设置在基底上并且在第一方向上各自延伸；第三纳米线和第四纳米线，在第二区域中顺序地设置在基底上并且在第一方向上各自延伸；第一内间隔件，位于第一纳米线与第二纳米线之间，并且包括第一氢摩尔分数的氢；以及第二内间隔件，位于第三纳米线与第四纳米线之间，并且包括比第一氢摩尔分数大的第二氢摩尔分数的氢。

公开(公告)号：CN108242425A

公开(公告)日：2018-07-03

申请号：CN201711191152.4

申请日：2017-11-24

Applicant: 三星电子株式会社

Inventor： 李正韩 ,  李善佶 ,  姜明一 ,  李正允 ,  李承勋 ,  李炫姃 ,  金善昱

IPC: H01L21/8234

CPC classification number: H01L27/0886 ,  H01L27/1116 ,  H01L29/0649

Abstract: 一种集成电路(IC)器件包括分别从衬底的第一区域和第二区域凸出的第一鳍型有源区和第二鳍型有源区、第一栅线和第二栅线、以及第一源极/漏极区和第二源极/漏极区。第一鳍型有源区具有第一顶表面，第一凹陷具有从第一顶表面起的第一深度。第一源极/漏极区填充第一凹陷并具有第一宽度。第二鳍型有源区具有第二顶表面，第二凹陷具有从第二顶表面起的第二深度。第二深度大于第一深度。第二源极/漏极区填充第二凹陷并具有第二宽度。第二宽度大于第一宽度。