半导体装置、设计其版图的方法以及其制造方法

    公开(公告)号:CN110034107A

    公开(公告)日:2019-07-19

    申请号:CN201811223295.3

    申请日:2018-10-19

    Abstract: 提供了一种半导体装置、设计其版图的方法以及其制造方法。半导体装置包括:第一硬宏;第二硬宏,在第一方向上与所述第一硬宏间隔第一距离;头单元,设置在所述第一硬宏和所述第二硬宏之间的标准单元区域中,所述头单元被配置为对提供给所述第一硬宏和所述第二硬宏中的一个的电源电压执行电源门控;多个第一末端单元,设置在所述标准单元区域中并与所述第一硬宏相邻;以及多个第二末端单元,设置在所述标准单元区域中并与所述第二硬宏相邻,所述头单元不与所述多个第一末端单元和所述多个第二末端单元交叠。

    包括标准单元的集成电路及其制造方法及计算系统

    公开(公告)号:CN111832245B

    公开(公告)日:2024-08-30

    申请号:CN202010329912.9

    申请日:2020-04-23

    Abstract: 提供了一种包括标准单元的集成电路及其制造方法以及用于执行该方法的计算系统。集成电路包括:标准单元,包括被配置成各自输出相同的输出信号的第一输出引脚和第二输出引脚;第一路由路径,连接到第一输出引脚;以及第二路由路径,连接到第二输出引脚。第一路由路径包括第一单元组,第一单元组包括至少一个负载单元,第二路由路径包括第二单元组,第二单元组包括至少一个负载单元,并且第一路由路径和第二路由路径在标准单元外部彼此电断开。

    半导体装置、设计其版图的方法以及其制造方法

    公开(公告)号:CN110034107B

    公开(公告)日:2024-05-10

    申请号:CN201811223295.3

    申请日:2018-10-19

    Abstract: 提供了一种半导体装置、设计其版图的方法以及其制造方法。半导体装置包括:第一硬宏;第二硬宏,在第一方向上与所述第一硬宏间隔第一距离;头单元,设置在所述第一硬宏和所述第二硬宏之间的标准单元区域中,所述头单元被配置为对提供给所述第一硬宏和所述第二硬宏中的一个的电源电压执行电源门控;多个第一末端单元,设置在所述标准单元区域中并与所述第一硬宏相邻;以及多个第二末端单元,设置在所述标准单元区域中并与所述第二硬宏相邻,所述头单元不与所述多个第一末端单元和所述多个第二末端单元交叠。

    包括标准单元的集成电路及其制造方法及计算系统

    公开(公告)号:CN111832245A

    公开(公告)日:2020-10-27

    申请号:CN202010329912.9

    申请日:2020-04-23

    Abstract: 提供了一种包括标准单元的集成电路及其制造方法以及用于执行该方法的计算系统。集成电路包括:标准单元,包括被配置成各自输出相同的输出信号的第一输出引脚和第二输出引脚;第一路由路径,连接到第一输出引脚;以及第二路由路径,连接到第二输出引脚。第一路由路径包括第一单元组,第一单元组包括至少一个负载单元,第二路由路径包括第二单元组,第二单元组包括至少一个负载单元,并且第一路由路径和第二路由路径在标准单元外部彼此电断开。

Patent Agency Ranking