公开(公告)号：CN1988156B

公开(公告)日：2010-05-19

申请号：CN200610168514.3

申请日：2006-12-13

Applicant: 三菱电机株式会社

Inventor： 幡手一成

IPC: H01L27/082 ,  H01L29/739

Abstract: 本发明提供一种提高集电极-发射极电流特性、缩短下降时间、特别是提高寄生半导体开关元件闭锁耐受性的半导体装置。本发明是由多个单元半导体元件组成的横向型半导体装置，各单元半导体元件由IGBT组成，包含：第1导电型的半导体衬底；设置在该半导体衬底内的第2导电型的半导体区；设置在该半导体区内的第1导电型的集电极层；在该半导体区中、与该集电极层隔开、设置得包围该集电极层的环形第1导电型基极层；设置在该基极层中，呈环形配置的第2导电型的第1发射极层，该第1发射极层和该集电极层之间的载流子移动用形成于该基极层内的沟道区进行控制，各个单元半导体元件设置得彼此相邻。

公开(公告)号：CN1988156A

公开(公告)日：2007-06-27

申请号：CN200610168514.3

申请日：2006-12-13

Applicant: 三菱电机株式会社

Inventor： 幡手一成

IPC: H01L27/082 ,  H01L29/739

Abstract: 本发明提供一种提高集电极－发射极电流特性、缩短下降时间、特别是提高寄生半导体开关元件闭锁耐受性的半导体装置。本发明是由多个单元半导体元件组成的横向型半导体装置，各单元半导体元件由IGBT组成，包含：第1导电型的半导体衬底；设置在该半导体衬底内的第2导电型的半导体区；设置在该半导体区内的第1导电型的集电极层；在该半导体区中、与该集电极层隔开、设置得包围该集电极层的环形第1导电型基极层；设置在该基极层中，呈环形配置的第2导电型的第1发射极层，该第1发射极层和该集电极层之间的载流子移动用形成于该基极层内的沟道区进行控制，各个单元半导体元件设置得彼此相邻。

公开(公告)号：CN1649168A

公开(公告)日：2005-08-03

申请号：CN200410011477.6

申请日：2004-12-31

Applicant: 三菱电机株式会社

Inventor： 幡手一成

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

CPC classification number: H01L29/7823 ,  H01L27/088 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/404 ,  H01L29/42368 ,  H01L29/7816 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题是缓和半导体器件内的电场集中以谋求高耐压化。在n－层110的一侧形成成为MOSFET的沟道区的p阱111，在另一侧形成n+漏区118。在n－层110的上方经第1绝缘膜LA形成多个第1浮置场板FA。在其上经第2绝缘膜LB形成多个第2浮置场板FB。在将第1绝缘膜LA的厚度定为a、将第1浮置场板FA与第2浮置场板FB之间的第2绝缘膜LB的厚度方向的距离定为b时，a＞b。

公开(公告)号：CN101488500B

公开(公告)日：2016-01-27

申请号：CN200910006671.8

申请日：2001-04-04

Applicant: 三菱电机株式会社

Inventor： 幡手一成 ,  久本好明

IPC: H01L27/04 ,  H01L29/41 ,  H01L29/78 ,  H01L23/52

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0626 ,  H01L29/063 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7805 ,  H01L29/7808 ,  H01L29/7813

Abstract: 本发明的课题涉及一种半导体器件，其目的是在不使导通电阻增大的前提下提高di/dt容量及dV/dt容量。并且，为了实现上述目的，在半导体衬底(1)的上主面内，设在栅极焊区(12)正下方区域的焊区下基区(5)不与源电极(11)连接，也不与被连接在源电极(11)上的主基区(4)连接。即，焊区下基区(5)被置于浮置状态。

公开(公告)号：CN100550417C

公开(公告)日：2009-10-14

申请号：CN200710006342.4

申请日：2007-01-30

Applicant: 三菱电机株式会社

Inventor： 幡手一成

IPC: H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7393 ,  H01L29/0696 ,  H01L29/0834

Abstract: 设于发射极电极(21)下部的n+发射极层(6)由以预定间隔配置的凸部(6b)和将这些凸部连接的本体部(6a)构成。在凸部区域中，与发射极电极相接触并以高于p基极层(5)的高浓度至少在发射极层的下方设置p+层(20)。能够改善横式结构的功率晶体管中抗寄生闸流管闭锁的能力，并能够缩短断开时间。

公开(公告)号：CN100472803C

公开(公告)日：2009-03-25

申请号：CN200410011477.6

申请日：2004-12-31

Applicant: 三菱电机株式会社

Inventor： 幡手一成

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

CPC classification number: H01L29/7823 ,  H01L27/088 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/404 ,  H01L29/42368 ,  H01L29/7816 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题是缓和半导体器件内的电场集中以谋求高耐压化。在n-层110的一侧形成成为MOSFET的沟道区的p阱111，在另一侧形成n+漏区118。在n-层110的上方经第1绝缘膜LA形成多个第1浮置场板FA。在其上经第2绝缘膜LB形成多个第2浮置场板FB。在将第1绝缘膜LA的厚度定为a、将第1浮置场板FA与第2浮置场板FB之间的第2绝缘膜LB的厚度方向的距离定为b时，a＞b。

公开(公告)号：CN1303689C

公开(公告)日：2007-03-07

申请号：CN200410031307.4

申请日：2004-03-26

Applicant: 三菱电机株式会社

Inventor： 幡手一成 ,  秋山肇 ,  清水和宏

IPC: H01L27/04

CPC classification number: H01L21/761 ,  H01L27/0921 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题是得到能够避免因高压侧浮动偏移电压VS的负变动引起的误动作和锁存击穿的半导体器件。在NMOS(14)与PMOS(15)之间，在n型杂质区(28)的上表面内以与p型阱(29)相接的方式形成p+型杂质区(33)。在p+型杂质区(33)上形成电极(41)，电极(41)与高压侧浮动偏移电压端子VS连接。p+型杂质区(33)的杂质浓度比p型阱(29)的杂质浓度高，另外，p+型杂质区(33)形成得比p型阱(29)浅。在p+型杂质区(33)与PMOS(15)之间，在n型杂质区(28)的上表面内形成n+型杂质区(32)。在n+型杂质区(32)上形成电极(40)，电极(40)与高压侧浮动供给绝对电压VB端子连接。

公开(公告)号：CN1862833A

公开(公告)日：2006-11-15

申请号：CN200610084495.6

申请日：2001-04-04

Applicant: 三菱电机株式会社

Inventor： 幡手一成 ,  久本好明

IPC: H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0626 ,  H01L29/063 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7805 ,  H01L29/7808 ,  H01L29/7813

Abstract: 本发明的课题涉及一种半导体器件，其目的是在不使导通电阻增大的前提下提高di/dt容量及dV/dt容量。并且，为了实现上述目的，在半导体衬底(1)的上主面内，设在栅极焊区(12)正下方区域的焊区下基区(5)不与源电极(11)连接，也不与被连接在源电极(11)上的主基区(4)连接。即，焊区下基区(5)被置于浮置状态。

公开(公告)号：CN101515583B

公开(公告)日：2011-01-05

申请号：CN200910128725.8

申请日：2006-12-13

Applicant: 三菱电机株式会社

Inventor： 幡手一成

IPC: H01L27/082 ,  H01L29/739 ,  H01L29/417

Abstract: 本发明提供一种提高集电极-发射极电流特性、缩短下降时间、特别是提高寄生半导体开关元件闭锁耐受性的半导体装置。本发明是由多个单元半导体元件组成的横向型半导体装置，各单元半导体元件由IGBT组成，包含：第1导电型的半导体衬底；设置在该半导体衬底内的第2导电型的半导体区；设置在该半导体区内的第1导电型的集电极层；在该半导体区中、与该集电极层隔开、设置得包围该集电极层的环形第1导电型基极层；设置在该基极层中，呈环形配置的第2导电型的第1发射极层，该第1发射极层和该集电极层之间的载流子移动用形成于该基极层内的沟道区进行控制，各个单元半导体元件设置得彼此相邻。

公开(公告)号：CN101488500A

公开(公告)日：2009-07-22

申请号：CN200910006671.8

申请日：2001-04-04

Applicant: 三菱电机株式会社

Inventor： 幡手一成 ,  久本好明

IPC: H01L27/04 ,  H01L29/41 ,  H01L29/78 ,  H01L23/52

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0626 ,  H01L29/063 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7805 ,  H01L29/7808 ,  H01L29/7813

Abstract: 本发明的课题涉及一种半导体器件，其目的是在不使导通电阻增大的前提下提高di/dt容量及dV/dt容量。并且，为了实现上述目的，在半导体衬底(1)的上主面内，设在栅极焊区(12)正下方区域的焊区下基区(5)不与源电极(11)连接，也不与被连接在源电极(11)上的主基区(4)连接。即，焊区下基区(5)被置于浮置状态。