公开(公告)号：CN118973378A

公开(公告)日：2024-11-15

申请号：CN202411036254.9

申请日：2024-07-31

Applicant: 上海华虹宏力半导体制造有限公司 ,  华虹半导体(无锡)有限公司

Inventor： 孙孝翔 ,  刘立成 ,  遇寒 ,  黄景丰 ,  伍熙阳 ,  袁贇

IPC: H10N97/00 ,  H01L23/48 ,  H01L21/768

Abstract: 本发明提供一种深沟槽电容结构，一基板的一掺杂区，具有二维的沟槽阵列定义于其中，该二维的沟槽阵列具有定义于其中的多个由第一至四区段组成的田字形结构，第一至四区段中均设置有多个凹槽；设置于凹槽中至少一层的导电层结构；覆盖导电层结构的层间介质层；多个第一接触窗，连接至所需导电层结构的一露出的顶表面，第一接触窗设置在第一、三区段和第二、四区段之间；多个第二接触窗，连接至所需导电层结构的一露出的顶表面，第二接触窗设置在第一、二区段和第三、四区段之间；多个第三接触窗，连接至所需导电层结构的一露出的顶表面。本发明提升了沟槽区段图形排布密度，进而提升了深沟槽电容器件电容密度；避免了晶圆出现翘曲问题。

公开(公告)号：CN118763076A

公开(公告)日：2024-10-11

申请号：CN202410867445.3

申请日：2024-06-28

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 史春昌 ,  段雪飞 ,  伍熙阳 ,  遇寒 ,  黄景丰 ,  杨继业

IPC: H01L23/64 ,  H01L23/522 ,  H10N97/00

Abstract: 公开了一种DTC器件的制备方法，包括：提供一衬底，该衬底中形成有沟槽，该沟槽的深度和宽度的比值大于4；在衬底和沟槽的表面依次形成至少一层MIM电容多层膜结构，该MIM电容多层膜结构从下而上依次包括下电极层、介质层和上电极层；其中，在形成下电极层和上电极层的过程中，依次通过ALD工艺和PVD工艺沉积金属层形成下电极层或上电极层。本申请通过在DTC器件的制备过程中，依次通过ALD工艺和PVD工艺沉积金属层形成MIM电容的下电极层或上电极层，从而解决了仅通过PVD工艺沉积金属层所造成的沟槽的侧壁和底部覆盖薄膜的厚度较薄的问题，同时也解决了仅通过ALD工艺沉积金属层所造成的生产成本高且电阻率高的问题，在保持产品的生产成本的同时提高了产品良率。

公开(公告)号：CN115692204A

公开(公告)日：2023-02-03

申请号：CN202211466320.7

申请日：2022-11-22

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 遇寒 ,  陈跃华

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/08 ,  H01L29/41 ,  H01L29/423

Abstract: 本发明提供一种提高RF LDMOS的性能及可靠性的方法，形成第一氧化层；定义栅极位置和源端区域，去除源端区域的第一氧化层；在栅极位置形成栅极多晶硅结构；形成P型体区、P+区、N+区、NLDD区；形成第二氧化层；刻蚀去除漏端区域的第二氧化层及第一氧化层形成凹槽；在源端区域、覆盖多晶硅层并刻蚀多晶硅层露出栅极多晶硅结构顶部；定义漏端多晶硅结构的形貌，刻蚀多晶硅层，形成漏端多晶硅结构；在源极多晶硅结构侧壁以及漏端多晶硅结构的侧壁分别形成侧墙；在漏端区域的硅基底内形成漏端N+区；在形成覆盖源端区域、栅极多晶硅结构顶部以及漏端多晶硅结构顶部的金属硅化物；形成第三氧化层；形成屏蔽罩。

公开(公告)号：CN115360165A

公开(公告)日：2022-11-18

申请号：CN202211049792.2

申请日：2022-08-30

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 李冰 ,  遇寒 ,  黄景丰 ,  陈跃华

IPC: H01L23/528 ,  H01L21/768

Abstract: 本发明提供了一种半导体互连结构及其制造方法，其中，所述半导体互连结构包括衬底，所述衬底上依次设置有第一介质层和第一金属层；第二介质层，设置于所述第一金属层上且覆盖所述第一金属层的表面；第一通孔，设置于所述第二介质层中且位于所述第一金属层的上方，所述第一通孔沿轴向的截面呈上宽下窄的碗型；第二金属层，设置于所述第二介质层上且填满所述第一通孔，所述第二金属层沿所述第一通孔的轴向的截面呈Y型。本发明通过形成截面呈碗型的第一通孔来形成截面呈Y型的第二金属层，提高了第二金属层的截面形状的周长，降低高频条件下趋肤效应带来的负面影响，从而降低损耗，提高了产品性能及可靠性。

公开(公告)号：CN111986998A

公开(公告)日：2020-11-24

申请号：CN202010984316.4

申请日：2020-09-18

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 遇寒 ,  黄景丰 ,  李隽朗

IPC: H01L21/336 ,  H01L29/78

Abstract: 本申请公开了一种LDMOS器件及其制备方法，该器件包括：硅衬底；外延层，其形成于硅衬底上，其厚度大于30微米，其中形成有漂移区和沟道区，漂移区中形成有源区和体区，沟道区的一侧形成有漏区；栅氧层，其形成于外延层上；栅极，其形成于所述栅氧层上；第一金属硅化物层，其形成于栅极上；氧化物层，其形成于第一金属硅化物层和外延层上；第二金属硅化物层，其形成于氧化物层上；层间介质，其形成于氧化物层和第二金属硅化物层上；深接触孔，其形成于层间介质、外延层和硅衬底中，其底端与硅衬底接触。本申请不需要设置高电阻率衬底即可实现降低高频损耗的技术效果，因此不需要通过使用TSV工艺实现接触孔和高电阻率衬底的连接。

公开(公告)号：CN104659031B

公开(公告)日：2018-02-06

申请号：CN201310589766.3

申请日：2013-11-20

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 遇寒 ,  蔡莹 ,  周正良 ,  李昊

IPC: H01L27/08 ,  H01L21/822 ,  H01L21/02

Abstract: 本发明公开了一种RFLDMOS工艺中不同电容密度的MOS电容集成结构，包括不同电容密度的MOS电容，其中对需要采用较厚电容介质层的小电容密度的MOS电容一的电容介质层采用硅局部氧化层来实现、而对需要采用较薄电容介质层的大电容密度的MOS电容二的电容介质层采用形成于硅表面的介质层来实现，本发明的硅局部氧化层是通过在硅衬底中刻蚀形成沟槽并氧化形成的。MOS电容一和二的下极板都由重掺杂的硅衬底组成，MOS电容一和二的上极板由相同的正面金属刻蚀后形成。本发明还公开了一种RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法。本发明能够使工艺流程比较简单易于实施，并使器件性能更加稳定。

公开(公告)号：CN104716177B

公开(公告)日：2017-10-24

申请号：CN201310671894.2

申请日：2013-12-11

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 遇寒 ,  周正良 ,  李昊 ,  蔡莹

IPC: H01L29/78 ,  H01L29/41 ,  H01L21/336 ,  H01L21/28

Abstract: 本申请公开了一种改善漏电的射频LDMOS器件，在栅氧化层之上具有硅化物阻挡层，在硅化物阻挡层之上具有屏蔽环阻挡层。在漏极之上具有引出端粘附层，在引出端粘附层之上具有漏极引出端。在屏蔽环介质层上具有屏蔽环粘附层，在屏蔽环粘附层上具有金属法拉第屏蔽环。所述引出端粘附层和屏蔽环粘附层为相同的多晶硅或钛材料。所述漏极引出端和金属法拉第屏蔽环为相同的金属或金属硅化物材料。本申请还公开了所述射频LDMOS器件的制造方法。本申请可以得到更小的漏电并且加强屏蔽作用，改善产品可靠性。

公开(公告)号：CN103137667B

公开(公告)日：2015-10-14

申请号：CN201110396915.5

申请日：2011-12-02

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 周正良 ,  遇寒

IPC: H01L29/41 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L29/1045

Abstract: 本发明公开了一种具有双金属硅化物的射频LDMOS器件及制造方法，P型硅衬底上形成P型外延，P型外延中形成N型低掺杂漏区、P阱和N型重掺杂漏区；P阱中形成N型重掺杂源区、P型重掺杂引出区；N型重掺杂漏区上方形成漏极钛金属硅化物层，P型重掺杂引出区和N型重掺杂源区上方形成源极钛金属硅化物层，多晶硅栅极上方具有栅极钛金属硅化物层，栅极钛金属硅化物层的厚度大于漏极钛金属硅化物层和源极钛金属硅化物层的厚度。本发明栅极的钛金属硅化物较厚，可以降低栅极的方块电阻，源极和漏极上的常规厚度钛金属硅化物避免对源漏和阱的结穿透造成漏电。

公开(公告)号：CN103035719B

公开(公告)日：2015-08-19

申请号：CN201210315670.3

申请日：2012-08-30

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 肖胜安 ,  遇寒

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种射频LDMOS器件，包括金属塞和位于漏极区域的顶层金属下方的厚度较厚的场氧层。金属塞具有较小的电阻，故能减少器件的寄生电阻，较厚的场氧层能够减少器件的寄生电容，从而能提高器件的频率特性。同时金属塞还具有不横向扩散的特性，故还能减少器件的面积；场氧层的厚度增加也能相对减少层间膜的厚度，从而减少金属层的层数，最后能降低器件成本。本发明还公开了一种射频LDMOS器件的制造方法。

公开(公告)号：CN104716177A

公开(公告)日：2015-06-17

申请号：CN201310671894.2

申请日：2013-12-11

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 遇寒 ,  周正良 ,  李昊 ,  蔡莹

IPC: H01L29/78 ,  H01L29/41 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7816 ,  H01L29/401 ,  H01L29/402 ,  H01L29/41725 ,  H01L29/66681

Abstract: 本申请公开了一种改善漏电的射频LDMOS器件，在栅氧化层之上具有硅化物阻挡层，在硅化物阻挡层之上具有屏蔽环阻挡层。在漏极之上具有引出端粘附层，在引出端粘附层之上具有漏极引出端。在屏蔽环介质层上具有屏蔽环粘附层，在屏蔽环粘附层上具有金属法拉第屏蔽环。所述引出端粘附层和屏蔽环粘附层为相同的多晶硅或钛材料。所述漏极引出端和金属法拉第屏蔽环为相同的金属或金属硅化物材料。本申请还公开了所述射频LDMOS器件的制造方法。本申请可以得到更小的漏电并且加强屏蔽作用，改善产品可靠性。