公开(公告)号：CN100459058C

公开(公告)日：2009-02-04

申请号：CN03812720.2

申请日：2003-03-26

Applicant: 东京毅力科创株式会社 ,  株式会社东芝

Inventor： 小川和人 ,  稻泽刚一郎 ,  林久贵 ,  大岩德久

IPC: H01L21/3065

CPC classification number: H01L21/31138 ,  H01L21/31116 ,  H01L21/31144

Abstract: 本发明提供一种蚀刻方法，在将无机材料膜作为掩模对有机材料膜进行蚀刻的情况下，能够与蚀刻图案相对应，维持高蚀刻速率，以良好的蚀刻形状、良好的面内均匀性，并且不产生无机材料膜的膜剥离地进行蚀刻。在处理容器(1)内，通过蚀刻气体的等离子，将无机材料膜作为掩模，对被处理体上形成的有机材料膜进行蚀刻时，在通过蚀刻而应开口的区域的比例以面积比计为40%以上的蚀刻图案的情况下，使用含有NH3气体和O2气体的混合气体作为蚀刻气体，在通过蚀刻而应开口的区域的比例以面积比计为小于40%的蚀刻图案的情况下，使用NH3气体作为蚀刻气体。

公开(公告)号：CN1659689A

公开(公告)日：2005-08-24

申请号：CN03812720.2

申请日：2003-03-26

Applicant: 东京毅力科创株式会社 ,  株式会社东芝

Inventor： 小川和人 ,  稻泽刚一郎 ,  林久贵 ,  大岩德久

IPC: H01L21/3065

CPC classification number: H01L21/31138 ,  H01L21/31116 ,  H01L21/31144

Abstract: 本发明提供一种蚀刻方法，在将无机材料膜作为掩模对有机材料膜进行蚀刻的情况下，能够与蚀刻图案相对应，维持高蚀刻速率，以良好的蚀刻形状、良好的面内均匀性，并且不产生无机材料膜的膜剥离地进行蚀刻。在处理容器(1)内，通过蚀刻气体的等离子，将无机材料膜作为掩模，对被处理体上形成的有机材料膜进行蚀刻时，在通过蚀刻而应开口的区域的比例以面积比计为40％以上的蚀刻图案的情况下，使用含有NH3气体和O2气体的混合气体作为蚀刻气体，在通过蚀刻而应开口的区域的比例以面积比计为小于40％的蚀刻图案的情况下，使用NH3气体作为蚀刻气体。

公开(公告)号：CN107068557A

公开(公告)日：2017-08-18

申请号：CN201710069319.3

申请日：2014-08-26

Applicant: 东京毅力科创株式会社

Inventor： 小川和人 ,  平井克典

IPC: H01L21/311 ,  H01J37/32

Abstract: 本发明提供半导体器件的制造方法，其维持被蚀刻层相对于掩模的蚀刻的选择比且抑制形成于被蚀刻层的空间的方向变化。在半导体器件的制造方法(MT)中，包括：(a)将含有氟碳化合物气体、氟代烃气体和氧气的第一气体供给到处理容器(12)内，激发该第一气体的工序(ST2)；和(b)将含有氧气和稀有气体的第二气体供给到处理容器(12)内，激发该第二气体的工序(ST3)，进行分别包含激发第一气体的工序(ST2)和激发第二气体的工序(ST3)的多个循环。

公开(公告)号：CN101026097A

公开(公告)日：2007-08-29

申请号：CN200710086184.8

申请日：2002-09-06

Applicant: 东京毅力科创株式会社

Inventor： 户田昭仁 ,  小川和人

IPC: H01L21/311

CPC classification number: G03F7/427 ,  H01L21/02126 ,  H01L21/022 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/312

Abstract: 本发明涉及一种处理方法，它具有：在处理室(1)内产生处理气体的等离子体，以便由形成在芯片(W)表面上的PR膜层(202)等有机膜层的下层的SiO2膜层(204)上将其除去，此时，使用氧气作为所述处理气体，以低于现有技术的第一压力，如20mTorr，除去有机膜层的工序；以及与该工序同样地使用氧气，在高于第一压力的第二压力下，例如200mTorr下，除去上述有机膜层的工序。

公开(公告)号：CN104347521B

公开(公告)日：2018-12-18

申请号：CN201410372926.3

申请日：2014-07-31

Applicant: 东京毅力科创株式会社

Inventor： 小川和人 ,  成重和树 ,  佐藤孝纪

IPC: H01L21/311 ,  H01L21/033 ,  H01J37/32

Abstract: 本发明提供半导体器件的制造方法。该制造方法包括：(a)在等离子体处理装置的处理容器内准备被处理体的工序，该被处理体具有：包括交替层叠的氧化硅膜和氮化硅膜的多层膜和设置于该多层膜上的掩模；和(b)对多层膜进行蚀刻的工序，在该工序中，将包括氢气、溴化氢气体和三氟化氮气体且包括烃气体、氟烃气体和碳氟化合物气体中的至少任一种的处理气体供给到处理容器内，在等离子体处理装置的处理容器内生成处理气体的等离子体。

公开(公告)号：CN107068557B

公开(公告)日：2020-12-29

申请号：CN201710069319.3

申请日：2014-08-26

Applicant: 东京毅力科创株式会社

Inventor： 小川和人 ,  平井克典

IPC: H01L21/311 ,  H01J37/32

Abstract: 本发明提供半导体器件的制造方法，其维持被蚀刻层相对于掩模的蚀刻的选择比且抑制形成于被蚀刻层的空间的方向变化。在半导体器件的制造方法(MT)中，包括：(a)将含有氟碳化合物气体、氟代烃气体和氧气的第一气体供给到处理容器(12)内，激发该第一气体的工序(ST2)；和(b)将含有氧气和稀有气体的第二气体供给到处理容器(12)内，激发该第二气体的工序(ST3)，进行分别包含激发第一气体的工序(ST2)和激发第二气体的工序(ST3)的多个循环。

公开(公告)号：CN104704612B

公开(公告)日：2016-11-30

申请号：CN201380051554.8

申请日：2013-10-31

Applicant: 东京毅力科创株式会社

Inventor： 小川和人 ,  中川显 ,  小西英纪

IPC: H01L21/3065 ,  H01L21/336 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

Abstract: 在对多层膜进行等离子体蚀刻时，在扩大凹部的下端形状的同时抑制基底损失。进行下述步骤：将包含CF类气体和氧气的处理气体导入处理室内进行等离子体蚀刻，由此在多层膜形成直至规定深度的凹部的主蚀刻步骤，其中，该多层膜包括形成在基底硅膜上的相对介电常数不同的第一膜和第二膜交替叠层而成的叠层膜；和之后形成凹部直至基底硅膜露出的过蚀刻步骤，过蚀刻步骤反复进行2次以上的下述过蚀刻：使氧气对CF类气体的流量比相比于主蚀刻增加而进行的第一过蚀刻；使氧气对CF类气体的流量比相比于第一过蚀刻减少而进行的第二过蚀刻。

公开(公告)号：CN104704612A

公开(公告)日：2015-06-10

申请号：CN201380051554.8

申请日：2013-10-31

Applicant: 东京毅力科创株式会社

Inventor： 小川和人 ,  中川显 ,  小西英纪

IPC: H01L21/3065 ,  H01L21/336 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L21/31116 ,  H01J37/32082 ,  H01J37/32091 ,  H01J37/32568 ,  H01J2237/334 ,  H01L21/31144 ,  H01L21/67069 ,  H01L27/11556 ,  H01L27/11582 ,  H01L21/3065

Abstract: 在对多层膜进行等离子体蚀刻时，在扩大凹部的下端形状的同时抑制基底损失。进行下述步骤：将包含CF类气体和氧气的处理气体导入处理室内进行等离子体蚀刻，由此在多层膜形成直至规定深度的凹部的主蚀刻步骤，其中，该多层膜包括形成在基底硅膜上的相对介电常数不同的第一膜和第二膜交替叠层而成的叠层膜；和之后形成凹部直至基底硅膜露出的过蚀刻步骤，过蚀刻步骤反复进行2次以上的下述过蚀刻：使氧气对CF类气体的流量比相比于主蚀刻增加而进行的第一过蚀刻；使氧气对CF类气体的流量比相比于第一过蚀刻减少而进行的第二过蚀刻。

公开(公告)号：CN104425242A

公开(公告)日：2015-03-18

申请号：CN201410426160.2

申请日：2014-08-26

Applicant: 东京毅力科创株式会社

Inventor： 小川和人 ,  平井克典

IPC: H01L21/311 ,  H01L21/8247

CPC classification number: H01L21/31116 ,  H01J37/32027 ,  H01J37/32091 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/31144

Abstract: 本发明提供半导体器件的制造方法，其维持被蚀刻层相对于掩模的蚀刻的选择比且抑制形成于被蚀刻层的空间的方向变化。在半导体器件的制造方法(MT)中，包括：(a)将含有氟碳化合物气体、氟代烃气体和氧气的第一气体供给到处理容器(12)内，激发该第一气体的工序(ST2)；和(b)将含有氧气和稀有气体的第二气体供给到处理容器(12)内，激发该第二气体的工序(ST3)，进行分别包含激发第一气体的工序(ST2)和激发第二气体的工序(ST3)的多个循环。

公开(公告)号：CN100349268C

公开(公告)日：2007-11-14

申请号：CN02819042.4

申请日：2002-09-06

Applicant: 东京毅力科创株式会社

Inventor： 户田昭仁 ,  小川和人

IPC: H01L21/3065

CPC classification number: G03F7/427 ,  H01L21/02126 ,  H01L21/022 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/312

Abstract: 本发明涉及一种处理方法，它具有：在处理室(1)内产生处理气体的等离子体，以便由形成在芯片(W)表面上的PR膜层(202)等有机膜层的下层的SiO2膜层(204)上将其除去，此时，使用氧气作为所述处理气体，以低于现有技术的第一压力，如20mTorr，除去有机膜层的工序；以及与该工序同样地使用氧气，在高于第一压力的第二压力下，例如200mTorr下，除去上述有机膜层的工序。