-
公开(公告)号：CN109711532B
公开(公告)日：2023-05-12
申请号：CN201811486547.1
申请日：2018-12-06
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所 , 南京三宝科技股份有限公司
IPC: G06N3/082 , G06N3/084 , G06N3/0464
Abstract: 本发明公开一种针对硬件实现稀疏化卷积神经网络推断的加速方法，包括面对稀疏硬件加速架构的分组剪枝参数确定方法、针对稀疏硬件加速架构的分组剪枝训练方法和针对稀疏化卷积神经网络前向推断的部署方法：根据硬件架构中乘法器数量确定分组剪枝的分组长度和剪枝率，基于量级裁剪方式将压缩率以外的权值进行裁剪，通过增量训练方式提升剪枝后的网络准确率及压缩率，剪枝过的网络经微调后保存非剪枝位置的权值和索引参数并送入硬件架构下的计算单元中，计算单元同时获取分组长度的激活值完成稀疏网络前向推断。本发明基于硬件架构出发设定算法层面的剪枝参数与剪枝策略，有益于降低稀疏加速器的逻辑复杂度提高稀疏加速器前向推断的整体效率。
-
公开(公告)号：CN107483182B
公开(公告)日：2020-08-21
申请号：CN201710861279.6
申请日：2017-09-21
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提出一种基于乱序执行的面向AES算法的抗功耗攻击方法，包括步骤：输入数据以组为单位缓存到输入部分随机输入先进先出队列中，部分随机输入先进先出队列以组为单位维持先进先出的顺序，通过动态地址加扰实现每组数据内部的输出顺序随机化；对输出的数据进行AES加密，同时通过动态地址恢复模块，保证每组加密后数据输出到部分随机输出先进先出队列时的顺序与输入到部分随机输入先进先出队列时一致。在每组数据之间，AES加密运算的数据具有随机性，有效的隐藏了AES密码算法中的功耗泄露，可以有效的抵抗功耗攻击。
-
公开(公告)号：CN107463354B
公开(公告)日：2020-08-21
申请号：CN201710565871.1
申请日：2017-07-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提出了一种面向ECC(椭圆曲线密码)可伸缩串并混合并行度可变的双域Montgomery模乘电路电路，它由控制模块、Memory、寄存器组和双域流水线乘法单元组成，支持Montgomery模乘运算并行度可变，灵活的均衡Montgomery模乘运算的时间和面积开销，具有扩展性，最高可支持256bit的Montgomery模乘运算。资源约束条件下，通过降低电路模块的并行度来减少模乘的面积开销。同时可以通过增加电路的并行度来减少Montgomery模乘的运算时间。本发明可以根据使用场景灵活的在Montgomery模乘运算时间及电路面积中选择与均衡，使得采用本发明电路模块结构的ECC加密算法使用场景更加灵活。
-
公开(公告)号：CN107293585B
公开(公告)日：2020-03-24
申请号：CN201710530053.8
申请日：2017-06-30
Applicant: 东南大学 , 东南大学-无锡集成电路技术研究所
IPC: H01L29/739 , H01L29/08 , H01L29/06
Abstract: 一种快关断绝缘体上硅横向绝缘栅双极型晶体管，在P型衬底上设有埋氧，在埋氧上设有N型漂移区，其上设有N型缓冲区和P型体区，在N型缓冲区内设有P型集电极区，其上连接有集电极金属，在P型体区内设有N型发射极区，其右侧设有P型发射区，在发射极区上连接有发射极金属，在N型漂移区的上方设有场氧层，在N型发射区左侧设有纵向沟槽，在其内设有由二氧化硅或其它耐压介质包裹的多晶硅层，其上连接有栅金属，在纵向沟槽的左侧设有P型发射极区块体，其上连接有发射极金属，在场氧层与P型发射区之间设有纵向沟槽，在其内设有由二氧化硅或其它耐压介质包裹的多晶硅层，其上连接有栅金属，在栅金属和发射极金属之间设有氧化层。
-
公开(公告)号：CN108318796A
公开(公告)日：2018-07-24
申请号：CN201711326839.4
申请日：2017-12-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G01R31/26
Abstract: 一种三端口碳化硅基功率器件界面态测试方法，这种方法可以简单快速的提取三端口碳化硅基功率器件结型场效应区与栅氧层界面处的平均界面态密度，通过在三端口碳化硅基功率器件的栅极外接频率和幅值固定而基压V0变化的脉冲电压或频率和基压V0固定而幅值Vp变化的脉冲电压、源极外接反偏电压的负极、漏极外接反偏电压的正极、漏极外接电流表探测电流且电流表串接于漏极、电压源、源极组成的回路中，可以得到一条电流电压曲线，由电流电压曲线的峰值电流通过公式计算即可得到界面态沿结型场效应区上方的平均分布，同时，通过对比应力前后的测试曲线可判断器件结型场效应区与沟道区上方的栅氧层界面在应力作用下的退化情况。
-
Patent Agency Ranking
公开(公告)号：CN108304786A
公开(公告)日：2018-07-20
申请号：CN201810043902.1
申请日：2018-01-17
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种基于二值化卷积神经网络的行人检测方法，属于用于行人检测的电数字数据计算推算的技术领域。本发明将卷积层的输入数据以及卷积核组的权重参数二值化后转换为无符号的整型数组，通过整型数组的XNOR位操作和BITCOUNT操作来实现卷积计算，大幅降低计算量，具有占用内存少、访问内存时间短、卷积速度快的优点，既能够在PC上实现，又能适用于嵌入式系统，具有良好的应用前景。
-
公开(公告)号：CN108269843A
公开(公告)日：2018-07-10
申请号：CN201810038234.3
申请日：2018-01-15
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 一种带有沟槽的横向绝缘栅双极型晶体管及其制备方法，在P型衬底上设有埋氧，在埋氧上设有N型SOI层和隔离沟槽，N型SOI层上设有N型缓冲区和P型体区，在N型缓冲区内设有P型集电极区，其上连接有集电极金属，在P型体区内设有N型发射极区，其右侧设有P型发射区，在发射极区上连接有发射极金属，在N型SOI层的上方设有场氧层，在N型SOI层内具有位于场氧化层下方的沟槽，沟槽内填充有多晶硅且沟槽下方不与氧化层相连，沟槽长度为1微米～100微米，沟槽数目为2～10个。所述带有沟槽的横向绝缘栅双极型晶体管的制备方法，其特征在于，位于绝缘层上硅层内且位于场氧化层下方的沟槽形成步骤依次为反应离子刻蚀，氧化层填充，多晶硅填充。
-
公开(公告)号：CN107679469A
公开(公告)日：2018-02-09
申请号：CN201710863757.7
申请日：2017-09-22
Applicant: 东南大学—无锡集成电路技术研究所 , 东南大学
CPC classification number: G06K9/6256 , G06K9/00228 , G06K9/3208
Abstract: 本发明公开了一种基于深度学习的非极大值抑制方法，针对深度学习目标检测算法预测窗口的特点，定义了一种新的置信度指数。提出了改进的窗口筛选准则和依据置信度指数对窗口参数进行加权平均的方法。相比于传统方法有着更高的定位精度，更高的召回率以及更佳的鲁棒性。本方法首先找到每个目标对应的置信度最高的窗口为主窗口，然后在每个窗口附近找到置信度大于阈值且与主窗口的交叠率大于阈值的一批窗口作为子窗口。根据子窗口的位置参数和置信度调整主窗口的位置参数，得到新的窗口。多种情况下的实验表明，在相同的目标检测算法下，本方法得到的窗口更接近于真实窗口。
-
公开(公告)号：CN107608234A
公开(公告)日：2018-01-19
申请号：CN201710854352.7
申请日：2017-09-20
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G05B17/02
Abstract: 本发明公开了一种可重构系统的动态精度仿真控制器及方法，包括可重构系统、动态精度控制器、可重构配置接口、配置总线、流水总线、可重构系统输入输出端口；所述可重构系统以模块为单位，其输入端接配置总线，输出端接流水总线；所述可重构配置接口用于实现对可重构系统的配置信息切换与动态精度控制器的使能与配置信息切换；所述动态精度控制器用于实现可重构系统的模块精度可变；所述配置总线和流水总线用于实现可重构系统与外部配置信息的传递；所述可重构输入输出端口用于实现可重构系统的数据输入与可重构运算数据的输出。本发明达到了可重构系统内部动态精度可控的目的，提高了可重系统仿真的灵活性，加快了可重构系统的设计开发与验证流程。
-
公开(公告)号：CN107392309A
公开(公告)日：2017-11-24
申请号：CN201710810528.9
申请日：2017-09-11
Applicant: 东南大学—无锡集成电路技术研究所 , 东南大学
Abstract: 本发明公开了一种基于FPGA的通用定点数神经网络卷积加速器硬件结构，包括：通用AXI4高速总线接口，通用GPIO接口；提供通用的存储器硬件并且支持高并行的读写操作；通用卷积器可对定点数精度配置，可配置卷积操作大小，在完成数据存储后可配合高并行的读写进行高并行的卷积运算；通用读写控制单元，包含对ram、rom、Fifo的读写控制逻辑以及地址产生逻辑；通用状态控制器，针对卷积层和读写、计算过程做出相应的单元运行反应，控制整体的计算流程；通用卷积结果缓存器，采用对卷积结果分段式累加的方法，高速并行对处理结果进行缓存和向总线发送。本发明在基于Yolo算法的人脸检测和基于CNN的人脸识别应用中得到验证，体现出极高的运行速度和较高的数据精度。
-
-
-
-
-
-
-
-
-
Search Results
831
records
(took 0.106 seconds)
