-
公开(公告)号:CN105550119B
公开(公告)日:2018-06-19
申请号:CN201610063492.8
申请日:2016-01-29
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F11/36
Abstract: 本发明公开一种基于JTAG协议的仿真装置,包括并行总线接口、JTAG接口、JTAG仿真处理IP核以及接口转换单元,JTAG仿真处理IP核的一端通过并行总线接口、接口转换单元连接调试主机,另一端通过JTAG接口连接目标芯片,JTAG仿真处理IP核通过并行总线接口、接口转换单元接收调试主机的调试数据,转换为JTAG数据后通过JTAG接口输出至目标芯片,以及JTAG仿真处理IP核通过JTAG接口接收目标芯片的JTAG数据,转换为符合并行总线协议的数据,经并行总线接口、通信接口转换单元输出至调试主机。本发明具有结构简单、能够基于IP核实现JTAG仿真功能、仿真速度快且通用性及可扩展性能强的优点。
-
公开(公告)号:CN102591756A
公开(公告)日:2012-07-18
申请号:CN201210007957.X
申请日:2012-01-12
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F11/22
Abstract: 本发明公开了一种多接口协议芯片的接口协议兼容性验证方法和系统,该方法包括以下步骤:接入多接口协议芯片并加载多种协议的波形描述信息;操作者设置待验证接口的协议类型信息、协议配置信息和协议向量信息;根据设置从波形描述信息中选择对应协议的波形恢复到待验证接口;捕获待验证接口的响应,将响应的验证结果与预先按照标准接口协议规定描述的预期结果进行比较,进行协议功能符合度评测和协议时序符合度评测。该系统包括处理系统和计算机的硬件系统;处理系统包括:描述表和固件、人机界面和验证信息包生成和解析模块;硬件系统包括验证信息处理模块。本发明能有效节约硬件开销、提高效率。
-
公开(公告)号:CN105093094B
公开(公告)日:2017-10-17
申请号:CN201510587213.3
申请日:2015-09-16
Applicant: 中国人民解放军国防科学技术大学
IPC: G01R31/28
Abstract: 本发明公开了一种芯片上电可靠性自动检测装置和检测方法,目的是解决现有技术存在的手动操作易造成失误、测量不准确、不适合做长时间、大强度上电检测等技术问题。本发明装置包括用于运行显控软件的PC机和用于芯片测试的测试板。PC机中安装有显控软件,测试板由串口芯片,FPGA,主控芯片,数控电源模块,A/D转换芯片,测试芯片插槽和与测试芯片匹配的插卡组成。进行芯片上电自动检测的方法是:PC机接收测试信息,显控软件将测试信息组装成数据帧并发送到串口芯片,测试板对被测芯片进行测试,由主控芯片的上电可靠性自动检测软件解析从FPGA传来的数据帧。采用本发明能提高测试结果的准确性,测试流程简单,操作简便。
-
公开(公告)号:CN102591756B
公开(公告)日:2014-12-31
申请号:CN201210007957.X
申请日:2012-01-12
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F11/22
Abstract: 本发明公开了一种多接口协议芯片的接口协议兼容性验证方法和系统,该方法包括以下步骤:接入多接口协议芯片并加载多种协议的波形描述信息;操作者设置待验证接口的协议类型信息、协议配置信息和协议向量信息;根据设置从波形描述信息中选择对应协议的波形恢复到待验证接口;捕获待验证接口的响应,将响应的验证结果与预先按照标准接口协议规定描述的预期结果进行比较,进行协议功能符合度评测和协议时序符合度评测。该系统包括处理系统和计算机的硬件系统;处理系统包括:描述表和固件、人机界面和验证信息包生成和解析模块;硬件系统包括验证信息处理模块。本发明能有效节约硬件开销、提高效率。
-
公开(公告)号:CN105550119A
公开(公告)日:2016-05-04
申请号:CN201610063492.8
申请日:2016-01-29
Applicant: 中国人民解放军国防科学技术大学
IPC: G06F11/36
CPC classification number: G06F11/3652 , G06F11/3656
Abstract: 本发明公开一种基于JTAG协议的仿真装置,包括并行总线接口、JTAG接口、JTAG仿真处理IP核以及接口转换单元,JTAG仿真处理IP核的一端通过并行总线接口、接口转换单元连接调试主机,另一端通过JTAG接口连接目标芯片,JTAG仿真处理IP核通过并行总线接口、接口转换单元接收调试主机的调试数据,转换为JTAG数据后通过JTAG接口输出至目标芯片,以及JTAG仿真处理IP核通过JTAG接口接收目标芯片的JTAG数据,转换为符合并行总线协议的数据,经并行总线接口、通信接口转换单元输出至调试主机。本发明具有结构简单、能够基于IP核实现JTAG仿真功能、仿真速度快且通用性及可扩展性能强的优点。
-
公开(公告)号:CN105093094A
公开(公告)日:2015-11-25
申请号:CN201510587213.3
申请日:2015-09-16
Applicant: 中国人民解放军国防科学技术大学
IPC: G01R31/28
Abstract: 本发明公开了一种芯片上电可靠性自动检测装置和检测方法,目的是解决现有技术存在的手动操作易造成失误、测量不准确、不适合做长时间、大强度上电检测等技术问题。本发明装置包括用于运行显控软件的PC机和用于芯片测试的测试板。PC机中安装有显控软件,测试板由串口芯片,FPGA,主控芯片,数控电源模块,A/D转换芯片,测试芯片插槽和与测试芯片匹配的插卡组成。进行芯片上电自动检测的方法是:PC机接收测试信息,显控软件将测试信息组装成数据帧并发送到串口芯片,测试板对被测芯片进行测试,由主控芯片的上电可靠性自动检测软件解析从FPGA传来的数据帧。采用本发明能提高测试结果的准确性,测试流程简单,操作简便。
-
-
-
-
-