一种发射通道幅相校正方法、系统及存储介质

    公开(公告)号:CN116032384A

    公开(公告)日:2023-04-28

    申请号:CN202310325993.9

    申请日:2023-03-30

    Abstract: 本发明公开了一种发射通道幅相校正方法、系统及存储介质,所述方法包括:通过发射天线阵列向接收天线发送校正信号,接收机对接收天线接收的校正信号进行采样接收,从接收的校正信号中按照预设的时序分离出每个发射通道发出的校正信号,确定每个发射通道对应的幅度和相位与参考通道的误差,进而对每个发射通道进行幅度和相位校正补偿。本发明通过阵列发射通道分时发射校正信号,单个接收端实时接收并存储相关校正数据,根据设计好的时序关系来对每个通道的校正数据进行对齐,对每个发射通道独立完成幅度和相位校正,从而实现对多个发射通道的校正,解决了目前发射通道幅相校正精度与实时性不高以及校正过程计算量大、可靠性低的技术问题。

    一种通道间采样时序不同步的校正方法及系统

    公开(公告)号:CN113422658B

    公开(公告)日:2023-02-03

    申请号:CN202110672024.1

    申请日:2021-06-17

    Abstract: 本发明提供了一种通道间采样时序不同步的校正方法,包括:S1、设置指定频率的射频信号,输出M路并转换为中频信号;S2、通过AD采样单元采集并存储M路中频信号,重复S1‑S2,完成多个频率的中频信号的AD数据的采样存储;S3、计算采集存储的所有频率下的其他通道与参考通道AD数据的相位差,并绘制相位差随频率变化的相位差曲线,同时绘制真实相位差变化趋势曲线;S4、根据相位差曲线判断出采样不同步的通道并对不同步的通道进行相应的校正;S5、对校正后的通道进行验证。本发明的目的是对多通道间的跨信号周期的采样时序不同步的时延差进行快速校正,同时不会引入计算误差,校正系统所需硬件简单,大大提高了同步调试效率及扩大校正方法的通用性范围。

    一种超宽带高线性小型化双向耦合电路芯片

    公开(公告)号:CN115101911A

    公开(公告)日:2022-09-23

    申请号:CN202211022289.8

    申请日:2022-08-25

    Abstract: 本发明提供了一种超宽带高线性小型化双向耦合电路芯片。包括耦合基片以及设在所述耦合基片上的主传输线、耦合传输线、接地焊盘、匹配枝节、耦合电阻和50欧姆接地电阻;主传输线与耦合传输线为物理上正交的结构设置,两者通过耦合电阻连接;主传输线的中部切去了250um×10um微带区域构成匹配枝节;耦合传输线通过50欧姆接地电阻连接有接地焊盘。本发明基于电阻耦合的方式实现超宽带、高线性、小型化双向耦合电路,实现了高精度耦合参数提取,提高了电路集成度。

    一体化波导微带探针过渡结构

    公开(公告)号:CN112397864A

    公开(公告)日:2021-02-23

    申请号:CN202011130127.7

    申请日:2020-10-21

    Abstract: 本发明涉及毫米波混合集成电路技术领域,具体涉及一体化波导微带探针过渡结构,包括波导腔体,波导腔体上设置有用于安装微带电路的电路槽,以及与电路槽连通且用于信号传播的传播通道,电流槽内设置有微带电路片,微带电路片的探针位于传播通道内;波导腔体上还设置有用于覆盖电路槽和微带电路片的盖板。本发明通过改进的过渡结构,使得波导腔体的结构更为简单实用,方便安装配合,大大提高了使用过程中的配合精度和系统互联性性能。

    一种多通道数字同步变频方法及系统

    公开(公告)号:CN115664628B

    公开(公告)日:2024-08-16

    申请号:CN202211300853.8

    申请日:2022-10-24

    Abstract: 本发明提供一种多通道数字同步变频方法及系统,所述方法包括:S1,基于JESD204B协议的多个通道采样数据,在每个通道采样数据中保证已打入同步标记,分别通过多片FPGA接收多个通道采样数据,每片FPGA的参考时钟输入需保证同源;S2,多个通道采样数据的同步标记定时更新;S3,配置好每片FPGA的数字变频本振,并且配置参数保持一致;S4,每片FPGA对对应的通道采样数据进行解析,找出同步标记位置,以同步标记触发使能数字变频本振工作参数,对同步标记以后的数据进行同步数字变频处理。本发明实现了在多片FPGA间数字信号的同步变频,完全保留了多通道信号的同步特征,通道之间变频前的相位特性与变频后的相位特性保持一致。

Patent Agency Ranking