-
公开(公告)号：CN111835298B
公开(公告)日：2024-02-06
申请号：CN202010795640.1
申请日：2020-08-10
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03F1/32
Abstract: 本发明提出一种差分跟随器控制电路，包括：跟随器；输出电压跟随模块，用于控制所述跟随器的控制端电压随输出电压变化；衬底电压跟随模块，用于控制所述跟随器的输出管的衬底电压随输入电压变化；所述跟随器的输出端与所述输出电压跟随模块的一端连接；所述输出电压跟随模块的另一端与所述跟随器的控制端连接；所述衬底电压跟随模块的一端与所述跟随器的输入端连接，另一端与所述输出管的衬底连接；本发明可有效提高跟随器的整体线性度。
-
公开(公告)号：CN111900986A
公开(公告)日：2020-11-06
申请号：CN202010795061.7
申请日：2020-08-10
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03M1/12
Abstract: 本发明提出一种跟随保持开关电路，包括：跟随器；采样子电路，用于进行电压采样；自举控制子电路，用于在电路处于跟随状态时为所述采样子电路提供自举电压；采样开关控制子电路，用于在电路处于保持状态时，为所述自举控制子电路中的自举电容提供共模电压；所述跟随器与所述采样子电路的输出端连接；所述采样子电路通过采样开关分别连接所述自举控制子电路和所述采样开关控制子电路；本发明可有效提高采样开关的线性度。
-
公开(公告)号：CN111835298A
公开(公告)日：2020-10-27
申请号：CN202010795640.1
申请日：2020-08-10
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03F1/32
Abstract: 本发明提出一种差分跟随器控制电路，包括：跟随器；输出电压跟随模块，用于控制所述跟随器的控制端电压随输出电压变化；衬底电压跟随模块，用于控制所述跟随器的输出管的衬底电压随输入电压变化；所述跟随器的输出端与所述输出电压跟随模块的一端连接；所述输出电压跟随模块的另一端与所述跟随器的控制端连接；所述衬底电压跟随模块的一端与所述跟随器的输入端连接，另一端与所述输出管的衬底连接；本发明可有效提高跟随器的整体线性度。
-
公开(公告)号：CN111900986B
公开(公告)日：2022-08-16
申请号：CN202010795061.7
申请日：2020-08-10
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03M1/12
Abstract: 本发明提出一种跟随保持开关电路，包括：跟随器；采样子电路，用于进行电压采样；自举控制子电路，用于在电路处于跟随状态时为所述采样子电路提供自举电压；采样开关控制子电路，用于在电路处于保持状态时，为所述自举控制子电路中的自举电容提供共模电压；所述跟随器与所述采样子电路的输出端连接；所述采样子电路通过采样开关分别连接所述自举控制子电路和所述采样开关控制子电路；本发明可有效提高采样开关的线性度。
-
公开(公告)号：CN118197927A
公开(公告)日：2024-06-14
申请号：CN202410237833.3
申请日：2024-03-01
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本申请提供一种键合丝防护方法以及集成电路，该防护方法包括：提供具有密闭腔体的集成电路，其中所述密闭腔体内包含多个通过键合丝键合的芯片；将所述集成电路置于真空腔室中，打开所述密闭腔体，并通过真空镀膜的方式在所述键合丝上形成绝缘膜。本申请可有效提高电路的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN118013929A
公开(公告)日：2024-05-10
申请号：CN202410206485.3
申请日：2024-02-26
Applicant: 中国电子科技集团公司第二十四研究所
IPC: G06F30/398 , G06F119/08
Abstract: 本发明提供一种三维电路热分析方法、装置、电子设备及存储介质，该方法包括获取待分析电路的堆叠层数和芯片数据，芯片数据至少包括芯片面积、芯片封装热阻值、芯片热沉热阻值、芯片层厚度和热导率，芯片层厚度包括硅衬底厚度、粘合层厚度和绝缘层厚度，热导率包括硅衬底热导率，粘合层热导率和绝缘层热导率，根据芯片数据得到硅衬底热阻值、粘合层热阻值和绝缘层热阻值，将芯片封装热阻值、芯片热沉热阻值和硅衬底热阻值相加得到首层热阻值，将硅衬底热阻值、粘合层热阻值和绝缘层热阻值相加得到次层热阻值，将首层热阻值和次层热阻值输入预设热传输模型得到待分析电路的温度曲线，从而提供了一种无需巨额内存资源消耗的三维电路热分析方法。
-
公开(公告)号：CN103197226A
公开(公告)日：2013-07-10
申请号：CN201310083765.1
申请日：2013-03-15
Applicant: 中国电子科技集团公司第二十四研究所
IPC: G01R31/28
Abstract: 本发明提供一种引线键合气密性封装模拟集成电路贮存寿命评估方法。该方法包括步骤：选取筛选合格的样品随机分为若干组；测试并计算一组样品内部的相对湿度及键合丝的键合强度平均值；利用恒定温度应力、温度循环和恒定湿热三组加速应力进行加速寿命试验，进行恒定湿热试验的样品应先开盖；每间隔一定时间检测样品的敏感参数；确定产品的敏感参数及其寿命分布类型，拟合得到分布参数；计算样品的平均寿命；根据不同应力条件下样品平均寿命计算加速模型的模型参数和加速因子；外推出样品实际贮存条件下的寿命。本发明方法的试验应力选择合理，监测参数全面，能准确地判别敏感参数，它主要应用于半导体模拟集成电路可靠性评估领域。
-
公开(公告)号：CN102832924A
公开(公告)日：2012-12-19
申请号：CN201210336659.5
申请日：2012-09-12
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K19/0185
Abstract: 本发明涉及一种LVDS方波信号驱动电路，它包括一个非交叠方波控制信号产生电路、一个MOSFET开关驱动电路和一个输出匹配网络。本发明通过将有源晶体振荡器输出的弱驱动方波信号，经过非交叠逻辑时序处理，变为MOSFET的栅极控制信号，通过匹配网络的电阻分压，使负载的两端分别得到LVDS标准的高电平1.4V和低电平1.0V的电压方波信号，因此本发明电路的输出功率高，且电路的可靠性高；本发明电路只有一正一负的两个输出端，只用2根连接线就可实现对多路LVDS接收器的并行方波驱动，使用简便。本发明适用于多路LVDS接收器电路的同时并联高速方波驱动领域。
-
公开(公告)号：CN102811055A
公开(公告)日：2012-12-05
申请号：CN201210305316.2
申请日：2012-08-24
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03L7/099
Abstract: 本发明公开了一种恒定振幅压控振荡器的偏置电路。它包括一个偏置电压VBN产生电路和一个偏置电压VBP产生电路。本发明电路通过使用运算放大器和偏置电路相结合的方案，利用运算放大器的负反馈原理，将环形振荡器尾电流源、负载电路的漏端电压分别钳位到两个参考电平上，解除了环形压控振荡器的振荡信号幅度随控制电压变化而变化的限制，保证了在任意振荡频率下保持信号幅度的恒定，达到降低环形压控振荡器相位噪声的目的。本发明可广泛应用于各种高速时钟信号电路中。
-
公开(公告)号：CN102760753A
公开(公告)日：2012-10-31
申请号：CN201210261200.3
申请日：2012-07-26
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明公开了一种具有界面N+层的SOILDMOS半导体器件，涉及一种半导体功率器件，包括衬底硅层、介质埋层和有源顶层硅，介质埋层设置于衬底硅层与有源顶层硅之间，有源顶层硅自半导体表面至介质埋层分为N型硅层、P型硅层和N+硅层三部分；本发明采用在介质埋层与有源顶层硅间设置N+硅层，使得该器件在反向阻断状态时，界面部分耗尽的高浓度电离施主增强介质埋层电场，并有效调制有源顶层硅内电场分布，从而有效提高器件纵向耐压和器件横向耐压。同时，有源顶层硅中的P型硅层可调节该器件的RESURF条件，缓解器件击穿电压与导通电阻之间的矛盾。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.084 seconds)
