-
公开(公告)号：CN118921026A
公开(公告)日：2024-11-08
申请号：CN202410494126.2
申请日：2024-04-24
Applicant: 重庆吉芯科技有限公司 , 中国电子科技集团公司第二十四研究所
Abstract: 本申请公开了一种运算放大器，所述运算放大器包括：尾电流管、第一MOS管至第八MOS管、第一放大器、第二放大器、第一补偿电路、第二补偿电路；第一MOS管与第二MOS管构成差分输入，第三MOS管至第八MOS管构成共源共栅输入结构，通过补偿电路产生一个左半平面零点，通过这个左半平面零点可以和传统结构中的极点抵消，从而，在增加运算放大器带宽的同时，并不会影响运算放大器的稳定性。
-
公开(公告)号：CN113328730B
公开(公告)日：2023-03-14
申请号：CN202110595127.2
申请日：2021-05-28
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
Abstract: 本发明提供了一种数字滤波器及全数字时钟数据恢复电路，其中数字滤波器包括用于将输入的待补偿数字输入数据拆分为高位数据、第一低位数据和第二低位数据，并对高位数据进行频率积分处理的频率积分器，用于依次对输入的第一低位数据进行累加处理和量化处理的一阶sigma‑delta补偿电路，以及用于对输入的频率积分处理后的所述高位数据以及累加处理和量化处理后的所述第一低位数据进行全加处理，得到全加数据的全加器，通过采用一阶sigma‑delta补偿电路对原本舍弃的部分低位数据进行处理，既减少数字滤波器中积分路径所需的数据位数，减轻数字滤波器设计难度，又拓展了累加器的位数，从而降低了数字滤波器的设计难度和功耗，提高了数字滤波器的工作频率。
-
公开(公告)号：CN113364433B
公开(公告)日：2022-09-27
申请号：CN202110712767.7
申请日：2021-06-25
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03K5/135
Abstract: 本发明适用于集成电路领域，提供了一种高线性度的相位插值电路、方法及电子设备，所述电路包括：两个相位插值器、两个相位选择器、缓冲器和外环参考时钟；外环参考时钟输出4个相位相差90°的参考时钟信号；两个相位选择器分别接收4个参考时钟信号中的一对反相参考时钟信号，在第一选择控制信号、第二选择控制信号和调节控制信号的控制下，生成两对正交差分时钟信号；两个相位插值器分别接收一对正交差分时钟信号，在一对反相相位控制信号的控制下，对两对正交差分时钟信号进行插值，得到不同的恢复时钟信号；缓冲器接收恢复时钟信号，生成输出时钟信号；解决了现有技术中相位插值器线性度低和功耗高等问题。
-
公开(公告)号：CN111835298A
公开(公告)日：2020-10-27
申请号：CN202010795640.1
申请日：2020-08-10
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03F1/32
Abstract: 本发明提出一种差分跟随器控制电路，包括：跟随器；输出电压跟随模块，用于控制所述跟随器的控制端电压随输出电压变化；衬底电压跟随模块，用于控制所述跟随器的输出管的衬底电压随输入电压变化；所述跟随器的输出端与所述输出电压跟随模块的一端连接；所述输出电压跟随模块的另一端与所述跟随器的控制端连接；所述衬底电压跟随模块的一端与所述跟随器的输入端连接，另一端与所述输出管的衬底连接；本发明可有效提高跟随器的整体线性度。
-
公开(公告)号：CN118842546A
公开(公告)日：2024-10-25
申请号：CN202410814621.7
申请日：2024-06-24
Applicant: 重庆吉芯科技有限公司 , 中国电子科技集团公司第二十四研究所
IPC: H04J3/06
Abstract: 本申请提供一种串行接口码组同步测试方法、装置、电子设备及介质，该方法包括获取同步信号和本地多帧时钟，根据同步信号在发送端和接收端建立同步连接，基于本地多帧时钟和预设字节符号确定字节检测区间和索引值，通过字节检测区间的字节符号、预设字节符号及索引值确定码组同步情况。本申请通过本地多帧时钟确定字节检测区间且增加索引值的判断条件，减少了码组同步的同步过程，加强了码组同步阶段的稳定性，大大减少重同步或失步的概率。
-
Patent Agency Ranking
公开(公告)号：CN118764032A
公开(公告)日：2024-10-11
申请号：CN202410983363.5
申请日：2024-07-22
Applicant: 重庆吉芯科技有限公司 , 中国电子科技集团公司第二十四研究所
Abstract: 本申请公开了一种连续时间型Delta‑Sigma调制器，包括：积分器模块、量化器模块、DEM模块和DAC模块，积分器模块处理的信号送入量化器模块进行量化，量化器在量化后输出8位温度计控制码，温度计控制码输入DEM模块后在多级交换单元处理下进行置乱，置乱处理后的温度计控制码输出至四级反馈DAC控制其反馈电流；本发明通过DEM技术，即动态单元匹配技术，对DAC的失配进行整形，通过对控制DAC的信号进行处理从而改善其失配，综合考虑了功耗、面积和速度等方面，采用一阶整形的DEM技术对DAC的失配进行消除，有效地降低了反馈DAC的非线性失真，相较于其他技术成本更低，降低了电路的开销。
-
公开(公告)号：CN115688887A
公开(公告)日：2023-02-03
申请号：CN202211363463.5
申请日：2022-11-02
Applicant: 西安交通大学 , 中国电子科技集团公司第二十四研究所
IPC: G06N3/049
Abstract: 本发明公开了一种高复用度低功耗的脉冲神经网络模型，网络包括编码层，脉冲卷积层，脉冲池化层，全连接层以及脉冲输出层，图片数据经过突触模型转换成脉冲信号；脉冲卷积层提取信号的多维度信息；脉冲池化层对数据进行降维、去除冗余信息；全连接层进行特征空间映射。本发明引入了时间的概念，运用神经元之间的突触信息传递信号，可以实现低能耗的效果；本发明采用了网络层复用以及卷积复用等方法，节省了计算资源，提高了计算效率。
-
公开(公告)号：CN115241375A
公开(公告)日：2022-10-25
申请号：CN202210880092.1
申请日：2022-07-25
Applicant: 西安交通大学 , 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种基于碳纳米管的三端记忆晶体管及其制备方法和使用方法，包括衬底，衬底上设置有半导体沟道，半导体沟道上设置有源电极和漏电极，在源电极和漏电极上及半导体沟道位于源电极和漏电极之间的区域设置有电介质层，电介质层上设置有栅电极；源电极远离半导体沟道的一侧面及漏电极远离半导体沟道的一侧面全部被电介质层覆盖，所述源电极和漏电极通过半导体沟道相连接；所述半导体沟道的材料为半导体型碳纳米管。本发明可以通过不同方式模拟异突触可塑性。
-
公开(公告)号：CN114220861A
公开(公告)日：2022-03-22
申请号：CN202111528367.7
申请日：2021-12-14
Applicant: 西安交通大学 , 中国电子科技集团公司第二十四研究所
IPC: H01L29/78 , H01L21/335 , H01L29/10 , H01L29/423 , H01L29/49
Abstract: 本发明一种碳基多端仿生突触器件及其制备方法，该仿生突触器件从下至上包括衬底、导电层及电介质层，所述电介质层的上表面分别设有第一栅电极、第二栅电极、源电极及漏电极，源电极和漏电极通过半导体沟道相连接，所述导电层包括从下至上设置的金属导电层和半导体导电层。该制备方法包括：在衬底的一表面沉积金属导电层；在得到的金属导电层上形成半导体导电层；在得到的基底上形成电介质层；在得到的电介质层上显影出栅电极、源电极和漏电极图案，将电极金属材料沉积在栅电极、源电极和漏电极图案上形成栅电极、源电极和漏电极；在得到的源电极和漏电极之间形成半导体沟道，得到碳基多端仿生突触器件。本发明可实现神经突触的学习与记忆功能。
-
公开(公告)号：CN104320112B
公开(公告)日：2016-10-19
申请号：CN201410502222.3
申请日：2014-09-26
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K5/156
Abstract: 本发明提供一种相位精确可调双路时钟产生电路，包括时钟产生电路、电压控制电路和压控延迟调节电路；所述时钟产生电路连接外部参考时钟输入信号，该信号经过时钟产生电路生成两路相位差基本为180°的差分时钟信号，并将两路差分时钟信号输至压控延迟调节电路；所述电压控制电路用于产生两路精确电压控制信号，并输至压控延迟调节电路；所述压控延迟调节电路用于接收两路差分时钟信号，并分别在对应一路所述精确电压控制信号的控制下，使一路差分时钟信号输入时和输出后的信号相位发生改变，最终将两路差分时钟信号精确调节至180°相位差。本发明可将一个时钟信号转换为两路相位差180°并且相位精确可调的差分时钟信号，消除了交错采样时间失配问题。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.049 seconds)
