-
公开(公告)号：CN116820750A
公开(公告)日：2023-09-29
申请号：CN202310615494.3
申请日：2023-05-29
Applicant: 中国电子科技集团公司第五十二研究所
IPC: G06F9/50
Abstract: 本发明公开了一种NUMA架构下多任务调度管理系统，包括多个节点，在其中一个节点上部署服务组件和调度组件，且在有节点上部署执行组件，用户根据任务情况生成任务清单。本NUMA架构下多任务调度管理系统进行用户任务调度时，兼顾用户任务优先级、保证CPU优先访问节点本地内存以及节点间负载均衡，进而有效防止CPU跨节点内存访问，避免远程内存访问的高延迟导致应用任务性能下降，从而提高系统性能及稳定性；本NUMA架构下多任务调度管理系统的流程实现简单、执行效率高且效果好以及兼容性强，调度策略时根据当前可用资源信息和任务资源需求生成，实现多类型资源公平分配。
-
公开(公告)号：CN116540845A
公开(公告)日：2023-08-04
申请号：CN202310235656.0
申请日：2023-03-13
Applicant: 中国电子科技集团公司第五十二研究所
Abstract: 本发明公开了一种基于扣合式可插拔模块的加固计算机，包括壳体，壳体包括后面板，加固机箱还包括安装在壳体内的扣合式可插拔模块和安装在扣合式可插拔模块上的挡风件。本计算机通过扣板上的热量依次经过导热垫、导热块、底板、散热齿片到达外部风道，风从第三开口进入外部风道，并在风机的作用下，使得热量经过第一开口，最后从第二开口传递至机箱外部，实现良好的散热效果，解决了现有技术中基于VPX或CPCI架构的计算机和基于PCIE架构的计算机散热效果较差的问题；使得扣合式可插拔模块处于一个密封的环境，有效提高了防潮湿、防霉菌、防盐雾能力；同时本机箱的整体结构较少，整机重量轻，通过隔板的设置提高抗振动性和耐冲击性。
-
公开(公告)号：CN117667765A
公开(公告)日：2024-03-08
申请号：CN202311454358.7
申请日：2023-11-03
Applicant: 中国电子科技集团公司第五十二研究所
IPC: G06F12/0893
Abstract: 本申请公开了一种基于高性能存算一体架构的数据处理方法及装置，高性能存算一体架构包括第一控制器、第二控制器、第一缓存、第二缓存以及第二缓存所配置的解析引擎，方法包括：当第一控制器识别出用户数据中存在网络数据时，基于预设过滤规则对网络数据进行过滤处理，得到第一目标数据，并将第一目标数据发送至第一缓存；由第二缓存接收由第一缓存发送的第一目标数据，得到第二目标数据，并当检测到第二目标数据满足预设条件时，通过解析引擎将第二目标数据发送至第二控制器；由第二控制器对第二目标数据进行解析处理，并将经过处理后的第二目标数据存储至目标终端。由第一控制器识别前端用户数据中的网络数据，以使网络数据实时过滤，从而降低了第二控制器解析处理数据的压力，提升了系统架构整体的性能。
-
公开(公告)号：CN119602899A
公开(公告)日：2025-03-11
申请号：CN202411810353.8
申请日：2024-12-10
Applicant: 中国电子科技集团公司第五十二研究所
IPC: H04B17/382 , H04L27/26
Abstract: 本发明公开了一种基于FPGA的大规模并行信道时频图实时生成方法，应用于基于FPGA的大规模并行信道时频图实时生成系统，基于FPGA的大规模并行信道时频图实时生成系统包括基于乒乓结构的滑动交叠模块、一级重排模块和二级重排模块，以及短时傅里叶变换模块和归一化调色模块，乒乓结构包括乒分支和乓分支，其中所述基于FPGA的大规模并行信道时频图实时生成方法。本基于FPGA的大规模并行信道时频图实时生成方法通过含有乒乓结构的滑动交叠模块、一级重排模块和二级重排模块，解决大规模信道并行处理的FPGA资源限制问题，以及处理实时性问题，能够在单片FPGA上实现大规模并行信道的时频图实时生成处理。
-
公开(公告)号：CN116540850A
公开(公告)日：2023-08-04
申请号：CN202310578119.6
申请日：2023-05-22
Applicant: 中国电子科技集团公司第五十二研究所
Abstract: 本发明公开了一种散热器维护门结构和加固计算机，其中散热器维护门结构适用于密闭机箱，散热器维护门结构作为密闭机箱的至少一部分侧壁，所述散热器维护门结构由散热器、风道挡板、导电橡胶条和导热块组成，风道挡板位于密闭机箱的外侧，风道挡板与散热器连接，散热器位于密闭机箱内部；所述导热块的一面与密闭机箱的内部芯片贴合，所述导热块的另一面与所述散热器远离风道挡板的一面贴合；所述导电橡胶条位于所述散热器远离所述风道挡板的一面，且所述导电橡胶条环绕设置在所述导热块的外围。加固计算机包括可拆卸连接的机箱组件和所述散热器维护门结构，本发明提供的散热器维护门结构和加固计算机散热效率快且易于功能板卡的维护。
-
Patent Agency Ranking
公开(公告)号：CN115801031B
公开(公告)日：2025-02-25
申请号：CN202211320456.7
申请日：2022-10-26
Applicant: 中国电子科技集团公司第五十二研究所
Abstract: 本发明公开了一种基于FPGA实现的8192路实时数字信道化方法，包括将输入的信号依次进行一级信道化、二级信道化和三级信道化。本方法为了满足大带宽多信道同时接收的性能需求，推出了32×32×8三级信道化的计算结构，同时通过各乒乓BRAM模块实现对数据的重组，在输出时序采用依次输出的方式，以及FIR滤波器IP核的多通道时分复用，在有限的资源内实现了大带宽多路信道实时数字信道化的需求，且无需级联多片FPGA处理，进而减少了成本，减小系统体积、功耗的占用。
-
公开(公告)号：CN115550465A
公开(公告)日：2022-12-30
申请号：CN202211175517.5
申请日：2022-09-26
Applicant: 中国电子科技集团公司第五十二研究所
Abstract: 本发明公开了一种基于GPU的超宽带信号多级信道化方法，用于对输入的原始信号根据预设的级数逐级进行信道化处理，所述基于GPU的超宽带信号多级信道化方法中，任一级信道化处理包括：对输入的信号划分为若干个信道。本多级信道化方法中，各级信道化处理时采通过对输入的信号划分为若干个信道，然后对每个信道的数据进行分段重叠排列，并对每段序列进行滤波处理，再通过将滤波结果乘旋转因子后，进行快速傅里叶反变化运算，完成各级信道化，在提高运算效率的同时，缩短开发周期；对每个信道的数据进行分段重叠排列，可以适应超高速大带宽海量数据实时并发处理场景，同时这样可以获得全频段的信号情况。
-
公开(公告)号：CN114860158A
公开(公告)日：2022-08-05
申请号：CN202210374368.9
申请日：2022-04-11
Applicant: 中国电子科技集团公司第五十二研究所
IPC: G06F3/06 , G06F12/0877 , G06F13/28
Abstract: 本发明公开了高速数据采集记录方法，应用于高速数据采集记录系统，高速数据采集记录系统包括前端采集装置、读写控制装置和后端存储体，读写控制装置包括记录控制模块、通用文件系统模块和存储体块驱动模块。该方法采用文件扩展读写接口，将前端采集模块采集的数据进行写入，并通过通用文件系统模块进行响应，再通过存储体块驱动模块将数据参数中的总线地址设置到DMA描述符中，则后端存储体可以不经过读写控制装置，直接根据前端采集模块采集数据的总线地址，从第一缓存中读取数据并存储，解决了现有技术中数据需要通过读写控制装置进行记录控制，以至于增加读写控制装置中系统的性能和带宽负担的问题，这样设置实现高速记录，降低消耗。
-
公开(公告)号：CN115550465B
公开(公告)日：2024-09-13
申请号：CN202211175517.5
申请日：2022-09-26
Applicant: 中国电子科技集团公司第五十二研究所
Abstract: 本发明公开了一种基于GPU的超宽带信号多级信道化方法，用于对输入的原始信号根据预设的级数逐级进行信道化处理，所述基于GPU的超宽带信号多级信道化方法中，任一级信道化处理包括：对输入的信号划分为若干个信道。本多级信道化方法中，各级信道化处理时采通过对输入的信号划分为若干个信道，然后对每个信道的数据进行分段重叠排列，并对每段序列进行滤波处理，再通过将滤波结果乘旋转因子后，进行快速傅里叶反变化运算，完成各级信道化，在提高运算效率的同时，缩短开发周期；对每个信道的数据进行分段重叠排列，可以适应超高速大带宽海量数据实时并发处理场景，同时这样可以获得全频段的信号情况。
-
公开(公告)号：CN115801031A
公开(公告)日：2023-03-14
申请号：CN202211320456.7
申请日：2022-10-26
Applicant: 中国电子科技集团公司第五十二研究所
Abstract: 本发明公开了一种基于FPGA实现的8192路实时数字信道化方法，包括将输入的信号依次进行一级信号化、二级信道化和三级信道化，一级信道化时，对输入的信号进行4路至32路的串并转换后，乘旋转因子，然后通过先进先出原则进行IQ交织并输出至32个多相滤波器组的FIR滤波器进行多相滤波处理后。本方法为了满足大带宽多信道同时接收的性能需求，推出了32×32×8三级信道化的计算结构，同时通过各乒乓BRAM模块实现对数据的重组，在输出时序采用依次输出的方式，以及FIR滤波器IP核的多通道时分复用，在有限的资源内实现了大带宽多路信道实时数字信道化的需求，且无需级联多片FPGA处理，进而减少了成本，减小系统体积、功耗的占用。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.031 seconds)
