-
公开(公告)号：CN117000718A
公开(公告)日：2023-11-07
申请号：CN202210460734.2
申请日：2022-04-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请属于清洗设备技术领域，具体涉及一种石英管清洗设备。本申请中的石英管清洗设备包括机体、安装座和至少一个供给管，安装座设于机体内，供给管包括第一管部和第二管部，第二管部与安装座相连，第一管部套设于第二管部的内部，第一管部能够在压力作用下沿第二管部的轴向方向运动，第一管部设有至少一个第一喷孔，且第一喷孔与第一管部的轴向方向成角度设置。根据本申请中的石英管清洗设备，能够有效地对石英管的内壁面进行清洗，同时使石英管的内壁面各位置的清洁度保持一致。
-
公开(公告)号：CN117012602A
公开(公告)日：2023-11-07
申请号：CN202210460331.8
申请日：2022-04-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明提供的一种等离子发生装置、半导体器件清洗装置及原位清洁方法，涉及半导体技术领域，包括：等离子体产生室；微波施加装置，微波施加装置装配在等离子体产生室上；第一管线，第一管线与等离子体产生室连通，用于向等离子体产生室中通入反应气体；第二管线，第二管线与等离子体产生室连通，用于向等离子体产生室中通入含氟气体。在上述技术方案中，当该等离子体产生室内通入含氟气体以反应消除掉Si3N4膜层或者活性气体以后，此时该等离子体产生室内产生的等离子体便不会存在Si3N4膜层或者活性气体的颗粒，当将此时产生的等离子体通入随后的工艺室中，对其内部的晶圆进行清洗时，就可以避免现有技术中Si3N4膜层或者活性气体的颗粒对晶圆形成的污染。
-
公开(公告)号：CN114334957A
公开(公告)日：2022-04-12
申请号：CN202011065507.7
申请日：2020-09-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/088 , H01L29/423 , H01L21/8234 , H01L21/28 , H01L29/49 , H01L27/108
Abstract: 本发明涉及一种双功函数栅极的上栅极结构、制造方法和晶体管。双功函数栅极的上栅极结构包括：与下栅极接触的金属掺杂层和在金属掺杂层内的钨层；所述金属掺杂层为掺杂镧的氮化钛。通过在氮化钛中掺杂镧形成的金属掺杂层实现调节功函数范围，将P型功函数调整至N型功函数范围，方便刻蚀且不需要额外工艺。因为只需要在氮化钛注入镧即可完成，因此不会在工艺上有大变化，并且不更改工艺与物质，只需要透过沉积的镧的厚度就能调整功函数，有利于晶体管的特性设计。由于金属掺杂层的电阻低，从而能够满足电阻系数和功函数。在氮化钛中掺杂镧,使现在使用的氮化钛和钨的栅极能够继续使用,也不需要增加步骤。
-
公开(公告)号：CN114737255B
公开(公告)日：2023-06-16
申请号：CN202110019365.9
申请日：2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种扩散炉氮化工艺的残留物清除方法，在所述扩散炉连续对不同半导体器件进行氮化处理的过程中，在所述扩散炉内没有半导体器件的时间段内，进行以下步骤：升温过程：升高所述扩散炉内的温度至第一预设温度，所述第一预设温度高于氮化处理过程的最高温度；通入气体过程：在第一预设时间内向所述扩散炉内通入清除气体；在第二预设时间内向所述扩散炉内通入吹扫气体；降温过程：降低所述扩散炉内的温度至第二预设温度，所述第二预设温度低于氮化处理过程的最高温度。本发明有效去除石英表面附着的粉末或颗粒状的残留物，消除残留物掉落在晶片表面的现象，延长PM周期。
-
公开(公告)号：CN114737255A
公开(公告)日：2022-07-12
申请号：CN202110019365.9
申请日：2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种扩散炉氮化工艺的残留物清除方法，在所述扩散炉连续对不同半导体器件进行氮化处理的过程中，在所述扩散炉内没有半导体器件的时间段内，进行以下步骤：升温过程：升高所述扩散炉内的温度至第一预设温度，所述第一预设温度高于氮化处理过程的最高温度；通入气体过程：在第一预设时间内向所述扩散炉内通入清除气体；在第二预设时间内向所述扩散炉内通入吹扫气体；降温过程：降低所述扩散炉内的温度至第二预设温度，所述第二预设温度低于氮化处理过程的最高温度。本发明有效去除石英表面附着的粉末或颗粒状的残留物，消除残留物掉落在晶片表面的现象，延长PM周期。
-
Patent Agency Ranking
公开(公告)号：CN117005036A
公开(公告)日：2023-11-07
申请号：CN202210467782.4
申请日：2022-04-29
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C30B31/14 , C30B29/06 , H01L21/673
Abstract: 本申请属于半导体技术领域，具体涉及一种晶舟以及具有晶舟的扩散炉，该晶舟包括沿晶舟周向间隔开的至少三个支撑柱和至少一个支撑架，支撑架设置在支撑柱上；其中，支撑架相反的两侧上分别设置有第一支撑部和第二支撑部，第一支撑部和第二支撑部均设置成装载晶圆。根据发明实施例的晶舟，将晶舟的两侧设置为均可以装载晶圆，先将晶圆装载到第一支撑部上，当加工过程中第一支撑部与晶圆之间发生摩擦产生细小的颗粒影响晶圆品质时，可以将晶舟翻转过来使用，将晶圆装载到第二支撑部上，继续进行加工，节省了晶舟更换清洗的费用，降低了在晶舟上的投入成本，提升了扩散炉的生产效率。
-
公开(公告)号：CN114361249A
公开(公告)日：2022-04-15
申请号：CN202011089805.X
申请日：2020-10-13
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L29/423 , H01L29/49
Abstract: 本申请公开了一种半导体结构及电子设备。该半导体结构包括：衬底层；界面氧化物层，位于所述衬底层上；第一金属栅层，位于所述界面氧化物层上；第二金属栅层，位于所述第一金属栅层上；其中，所述第一金属栅层为具有掺杂剂粒子的金属栅层。本申请实施例提供的半导体结构，采用金属栅极叠层结构，整个半导体结构的工艺变化少；采用金属栅极材料电阻稳定无变化；晶体管特性的调整自由度大大增加。
-
公开(公告)号：CN119789515A
公开(公告)日：2025-04-08
申请号：CN202411836462.7
申请日：2024-12-12
Applicant: 北京知识产权运营管理有限公司 , 中国科学院微电子研究所
Abstract: 本发明公开一种半导体器件及其制造方法，涉及半导体技术领域，用于降低半导体器件的集成难度，提高半导体器件的良率和工作性能。所述半导体器件包括：半导体基底、第一环栅晶体管和第二环栅晶体管。第一环栅晶体管包括的第一沟道区的材料不同于第二环栅晶体管包括的第二沟道区的材料。第一沟道区具有的每层纳米结构，均与第二沟道区具有的相应层纳米结构沿半导体基底的厚度方向交错分布。第二沟道区具有的每层纳米结构沿自身长度方向的不同区域的厚度大致相同。第二沟道区包括的纳米结构的厚度为H1。第一沟道区中底层纳米结构与半导体基底之间具有第一空隙，第一环栅晶体管包括的第一栅堆叠结构至少位于第一空隙处的厚度为H2，H1小于H2。
-
公开(公告)号：CN119545899A
公开(公告)日：2025-02-28
申请号：CN202411419590.1
申请日：2024-10-11
Applicant: 北京知识产权运营管理有限公司 , 中国科学院微电子研究所
IPC: H10D84/85 , H10D84/03 , H10D62/10 , H01L23/538
Abstract: 本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，以使沿半导体基底的厚度方向间隔分布的N型环栅晶体管和P型环栅晶体管中的沟道区具有不同的电学导通特性，且提升半导体器件的良率。半导体器件包括第一半导体基底、N型环栅晶体管、P型环栅晶体管、键合隔离层和绝缘层。键合隔离层设置在第一栅堆叠结构和第二栅堆叠结构之间。在第一沟道区和第二沟道区中，位于上方的一者通过键合隔离层键合互连在位于下方的一者的上方。绝缘层设置在N型环栅晶体管包括的第一源/漏区和P型环栅晶体管包括的第二源/漏区之间。绝缘层和键合隔离层相邻。其中，第一沟道区和第二沟道区的材料和/或晶向不同，且第一沟道区和第二沟道区自对准。
-
公开(公告)号：CN119521748A
公开(公告)日：2025-02-25
申请号：CN202411449225.5
申请日：2024-10-16
Applicant: 中国科学院微电子研究所
IPC: H10D80/30 , H01L23/498 , H01L23/528 , H10D84/83 , H10D84/01 , H01L21/50 , H01L21/60
Abstract: 本发明公开一种半导体器件及其制造方法，涉及半导体技术领域，以缓解器件微缩所带来的信号线拥挤的问题。半导体器件包括基底、第一层半导体结构、第二层半导体结构、第一接触结构和第二接触结构。第二层半导体结构沿基底的厚度方向间隔设置在第一层半导体结构的上方。第一接触结构设置在基底内。第一接触结构包括与第一层半导体结构中的晶体管包括的第一源/漏区电性接触的第一接触部、以及与第一栅堆叠结构电性接触的第二接触部。第二接触结构设置在第二层半导体结构背离第一层半导体结构的一侧。第二接触结构包括与第二层半导体结构中的晶体管包括的第二源/漏区电性接触的第三接触部、以及与第二栅堆叠结构电性接触的第四接触部。
-
-
-
-
-
-
-
-
-
Search Results
126
records
(took 0.071 seconds)
