-
公开(公告)号：CN114763878B
公开(公告)日：2024-07-16
申请号：CN202110057327.2
申请日：2021-01-15
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请属于半导体技术领域，具体涉及一种泄漏检测件、气体管路、制造设备以及管道泄漏检测方法，该泄漏检测件用于检测管道，包括固定部和检测部，固定部用于与管道以可拆卸连接的方式连接，管道中通入气体，检测部设置在固定部上，通过检测部与气体接触的化学反应确定管道发生泄漏。根据发明实施例的泄漏检测件，通过检测部与气体接触时，发生化学反应确定管道泄漏，将微小的变化转变为肉眼可以观察到的变化，弥补了通过压力检测的方式检测范围有限的缺点，响应时间短，灵敏度高，检测成本低。确定管道出现泄漏后，对管道进行及时的维修，使气体能够完全被导入反应室中并在工件表面发生反应，进而保证集成电路产品的生产过程和品质。
-
公开(公告)号：CN117038445A
公开(公告)日：2023-11-10
申请号：CN202210468605.8
申请日：2022-04-29
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/3105 , H01L21/311 , H10B12/00
Abstract: 本发明涉及半导体器件中BL位线的制备方法及得到的半导体器件。半导体器件中BL位线的制备方法，包括：在BL蚀刻图案上依次沉积有第一层SiN膜、第二层SiO2薄膜和第三层SiN膜，对所述第三层SiN膜进行蚀刻，所述蚀刻包括：先对SiN膜进行等离子处理，再进行蚀刻；其中，所述等离子处理采用惰性气体等离子。本发明通过等离子处理缩短了蚀刻时长，减少了SiN膜蚀刻对SiO2薄膜的损伤，有利于改善器件质量。
-
公开(公告)号：CN117012602A
公开(公告)日：2023-11-07
申请号：CN202210460331.8
申请日：2022-04-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明提供的一种等离子发生装置、半导体器件清洗装置及原位清洁方法，涉及半导体技术领域，包括：等离子体产生室；微波施加装置，微波施加装置装配在等离子体产生室上；第一管线，第一管线与等离子体产生室连通，用于向等离子体产生室中通入反应气体；第二管线，第二管线与等离子体产生室连通，用于向等离子体产生室中通入含氟气体。在上述技术方案中，当该等离子体产生室内通入含氟气体以反应消除掉Si3N4膜层或者活性气体以后，此时该等离子体产生室内产生的等离子体便不会存在Si3N4膜层或者活性气体的颗粒，当将此时产生的等离子体通入随后的工艺室中，对其内部的晶圆进行清洗时，就可以避免现有技术中Si3N4膜层或者活性气体的颗粒对晶圆形成的污染。
-
公开(公告)号：CN114657643B
公开(公告)日：2023-10-03
申请号：CN202011549164.1
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请属于半导体制造技术领域，具体涉及一种晶片处理设备。本申请的晶片处理设备包括反应室、连通管和挡板，连通管设于反应室的外部，用于连通反应室的内部与真空抽气装置，挡板设于连通管的内部，用于对流经连通管的部分气流进行遮挡，挡板上设有至少一个贯穿挡板的通气口。根据本申请的晶片处理设备，通过在挡板上设置通气口并通过挡板对流经连通管的部分气流进行遮挡，能够有效地减少抽气过程中的气流流量，从而减少反应室内反应气体的充入量，增加反应气体在反应室内的停留时间，降低生产成本。
-
公开(公告)号：CN111564442B
公开(公告)日：2023-03-17
申请号：CN202010280451.0
申请日：2020-04-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本申请涉及半导体技术领域，具体涉及一种半导体结构，包括：半导体衬底，于所述半导体衬底中设置第一沟槽以及第二沟槽；所述第二沟槽设置于第一沟槽之间；栅叠层结构，填充于所述第一沟槽的下部；沟槽隔离结构，设置于所述第二沟槽内，且所述沟槽隔离结构包括空气隙。由于空气的介电常数较小，这样所述空气隙可以使所述沟槽隔离结构的介电常数减小，从而降低相邻字线的耦合作用，达到降低了相邻的有源区之间的行锤击效应，提高了半导体器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN114678360A
公开(公告)日：2022-06-28
申请号：CN202011553616.3
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明提供的一种掩埋沟道阵列晶体管及其制造方法，涉及半导体技术领域，包括衬底，衬底上包括栅沟槽；栅介质层位于栅沟槽的内壁上；功函数层位于栅沟槽的下部且位于栅介质层的表面上；栅电极层位于栅沟槽的下部，并且栅电极的顶面低于功函数的顶面；盖层位于栅沟槽中且位于栅电极层上。在上述技术方案中，在该掩埋沟道阵列晶体管中，功函数层在沟槽深度方向的高度大于栅电极层的高度，因此可以有效的改善栅极诱导漏极泄漏电流的增加，改善动态随机存储器的刷新特性。
-
公开(公告)号：CN114566422A
公开(公告)日：2022-05-31
申请号：CN202011358807.4
申请日：2020-11-27
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/02 , H01L27/108
Abstract: 本发明涉及一种半导体结构及其有源区的制备方法。一种半导体结构中有源区的制备方法，包括：在蚀刻有沟槽的半导体基底上沉积非晶硅，形成从沟槽底部至顶部的非晶硅层；对所述非晶硅层进行原位低温氧化；所述原位低温氧化的温度为600～700℃，氧化气体采用H2与O2以1:2～10的体积比混合而成；在所述原位低温氧化之后再所述沟槽上沉积氧化物层。本发明在沉积非晶硅之后和沉积氧化层之前对非晶硅进行低温氧化，可以避免沉积氧化层时非晶硅残留的问题，从而避免引起的器件缺陷，还省去了沉积氧化层后氧化非晶硅的工序。
-
公开(公告)号：CN114563837B
公开(公告)日：2024-02-23
申请号：CN202011364143.2
申请日：2020-11-27
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明提供的一种透射窗以及退火装置，涉及半导体技术领域，包括：窗本体，所述窗本体为板状，所述窗本体上均匀设置有多个透射区域；其中，至少所述透射区域的内侧面为凹面结构。在上述技术方案中，透射窗上划分出了多个透射区域，且将每个透射区域的结构均制造成凹面结构，当垂直透射的光线经过该透射区域以后，折射为分散的光线，从而能够使垂直光线经过凹面镜以后，在另一侧更加分散的透射出来，进而消除因烘烤灯排布所形成的间距，使烘烤灯经过透射窗透射至晶圆上时，可以对晶圆形成均匀的烘烤，不会造成间距位置无法烘烤的问题。
-
公开(公告)号：CN117038440A
公开(公告)日：2023-11-10
申请号：CN202210467779.2
申请日：2022-04-29
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请涉及半导体技术领域，具体涉及一种栅极氧化层制备方法，包括以下步骤：提供半导体衬底；在半导体衬底上形成栅极沟槽；在同一设备中进行原子层沉积工艺和自由基氧化工艺以原位方式在所述栅极沟槽的底部及侧壁形成栅极氧化层，简化了工艺步骤，解决了栅极氧化层的界面污染以及厚度变薄的问题。
-
公开(公告)号：CN114737255B
公开(公告)日：2023-06-16
申请号：CN202110019365.9
申请日：2021-01-07
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种扩散炉氮化工艺的残留物清除方法，在所述扩散炉连续对不同半导体器件进行氮化处理的过程中，在所述扩散炉内没有半导体器件的时间段内，进行以下步骤：升温过程：升高所述扩散炉内的温度至第一预设温度，所述第一预设温度高于氮化处理过程的最高温度；通入气体过程：在第一预设时间内向所述扩散炉内通入清除气体；在第二预设时间内向所述扩散炉内通入吹扫气体；降温过程：降低所述扩散炉内的温度至第二预设温度，所述第二预设温度低于氮化处理过程的最高温度。本发明有效去除石英表面附着的粉末或颗粒状的残留物，消除残留物掉落在晶片表面的现象，延长PM周期。
-
-
-
-
-
-
-
-
-
Search Results
74
records
(took 0.066 seconds)
