-
公开(公告)号：CN119720898A
公开(公告)日：2025-03-28
申请号：CN202510220271.6
申请日：2025-02-27
Applicant: 中科芯磁科技(珠海)有限责任公司
IPC: G06F30/347 , G06F30/343 , G06F30/392 , G06F30/394 , G06F30/398
Abstract: 本发明涉及FPGA设计技术领域，一种基于EDA软件系统的FPGA设计方法及EDA软件系统，包括：启动EDA软件系统，设置项目路径，创建用户源码，启动综合流程模块，获取综合网表，启动布局布线流程模块，对综合网表执行布局布线操作，得到布局布线网表，获取设计位流文件，获取目标FPGA芯片及目标FPGA芯片的信息，在所述数据库中查询目标FPGA芯片的信息与设计位流文件的兼容结果，若确认出目标FPGA芯片的信息与设计位流文件的兼容结果为兼容，则将所述设计位流文件下载到目标FPGA芯片，得到适配FPGA设备及下载操作过程信息，保存下载操作过程信息，得到下载操作日志，基于适配FPGA设备及下载操作日志完成基于EDA软件系统的FPGA设计。本发明可提高设计效率及优化设计流程。
-
公开(公告)号：CN119670646A
公开(公告)日：2025-03-21
申请号：CN202510185654.4
申请日：2025-02-20
Applicant: 中科芯磁科技(珠海)有限责任公司
IPC: G06F30/343 , G06F30/347 , G06N3/045 , G06N3/042 , G06N3/0464 , G06N3/084 , G06F111/04 , G06F119/06 , G06F119/12
Abstract: 本发明涉及电子设计自动化技术领域，一种用于自动化电路生成的神经网络训练方法及系统，包括：对初始电路设计数据进行预处理，得到目标电路设计数据，识别目标电路设计数据中每个电路功能模块的模块类型，利用模块类型标注电路功能模块，识别电路功能模块对应的模块特征，利用相同模块类型的电路功能模块对应的模块特征对初始卷积神经网络进行训练，得到每个模块类型对应的目标卷积神经网络，根据关联信息对初始图神经网络进行训练，得到目标图神经网络。本发明可提高电路设计的效率。
-
公开(公告)号：CN119862833A
公开(公告)日：2025-04-22
申请号：CN202510280187.3
申请日：2025-03-11
Applicant: 中科芯磁科技(珠海)有限责任公司
IPC: G06F30/34 , G06F40/253 , G06F40/30 , G06F8/10 , G06F8/30
Abstract: 本发明涉及芯片设计技术领域，一种基于物联网的异构芯片设计方法及系统，包括：获取目标物联应用的开发文档及初始代码；对开发文档进行语义解析，得到应用任务；基于应用任务，对开发文档进行语法解析，得到任务语义框架；基于初始代码及任务语义框架，对应用任务进行代码匹配，得到任务代码映射关系；基于任务代码映射关系及初始代码，构建应用任务的任务有向图；基于初始代码及任务有向图，对应用任务进行资源需求评估，得到任务资源需求数据；基于预设的异构芯片单元及任务资源需求数据，对应用任务进行代码生成，得到目标代码；基于预设的异构芯片单元和目标代码，确定目标异构芯片设计方案。本发明可以异构芯片设计的效率。
-
公开(公告)号：CN119652284A
公开(公告)日：2025-03-18
申请号：CN202510176271.0
申请日：2025-02-18
Applicant: 中科芯磁科技(珠海)有限责任公司
IPC: H03H17/00 , G11C13/00 , H03K19/0175
Abstract: 本发明涉及集成电路技术领域，提供一种单支路RRAM电阻网络的阻抗匹配电路及方法，其中，单支路RRAM电阻网络的阻抗匹配电路，包括正极阻抗校准模块、负极阻抗校准模块、用户阻抗校准模块及DCI调节模块，其特征在于，所述正极阻抗校准模块、负极阻抗校准模块、用户阻抗校准模块均包括RRAM电阻网络结构；所述正极阻抗校准模块包括精确匹配电阻、开关管、后级比较器及所述RRAM电阻网络结构；负极阻抗校准模块包括精确匹配电阻、开关管、后级比较器及所述RRAM电阻网络结构；用户阻抗校准模块包括开关管及RRAM电阻网络结构。本发明对阻抗匹配的电阻网络进行电路简化，节省芯片面积占用，且节约电路功耗。
-
公开(公告)号：CN118690420B
公开(公告)日：2024-10-29
申请号：CN202411170645.X
申请日：2024-08-26
Applicant: 中科芯磁科技(珠海)有限责任公司
Abstract: 本发明涉及FPGA中的MRAM技术领域，一种MRAM型FPGA的配置存储器内容清除方法及电路，包括：判断实时数据信号是否为自毁触发命令，若不是，则重新接收实时数据信号，若为，则生成自毁使能信号，根据自毁使能信号和电压生成规则，生成BL电压、SL电压及WL电压，将BL电压、SL电压及WL电压输入MRAM配置存储器内的MTJ单元，并根据BL电压、SL电压及WL电压对MRAM配置存储器执行内容清除。本发明可提高MRAM配置存储器中配置位流的数据安全性。
-
Patent Agency Ranking
公开(公告)号：CN118690420A
公开(公告)日：2024-09-24
申请号：CN202411170645.X
申请日：2024-08-26
Applicant: 中科芯磁科技(珠海)有限责任公司
Abstract: 本发明涉及FPGA中的MRAM技术领域，一种MRAM型FPGA的配置存储器内容清除方法及电路，包括：判断实时数据信号是否为自毁触发命令，若不为，则重新接收实时数据信号，若为，则生成自毁使能信号，根据自毁使能信号和电压生成规则，生成BL电压、SL电压及WL电压，将BL电压、SL电压及WL电压输入MRAM配置存储器内的MTJ单元，并根据BL电压、SL电压及WL电压对MRAM配置存储器执行内容清除。本发明可提高MRAM配置存储器中配置位流的数据安全性。
-
公开(公告)号：CN119720897A
公开(公告)日：2025-03-28
申请号：CN202510214193.9
申请日：2025-02-26
Applicant: 中科芯磁科技(珠海)有限责任公司
IPC: G06F30/347 , G06F30/392 , G06F30/394 , G06F30/398
Abstract: 本发明涉及芯片电路布局技术领域，基于FPGA架构文件的芯片电路自动生成器及方法，所述芯片电路自动生成器，包括输入模块、布局布线模块、验证模块及输出模块；所述输入模块，用于利用所述架构文件解析器，对用户输入的FPGA架构文件进行解析；所述布局布线模块，用于对所述需求列单元电路模型集合中的各个列单元电路模型进行排布连接，及对所述行单元电路集合中的各个行单元电路进行排布连接；所述验证模块，用于对所述行单元电路集合进行基于预设错误类型集合的验证操作，及对所述顶层电路图进行基于所述错误类型集合的验证操作；所述输出模块，用于将所述顶层电路图进行格式化输出。本发明可以提高芯片电路连接的效率及准确性。
-
公开(公告)号：CN119670645A
公开(公告)日：2025-03-21
申请号：CN202510185620.5
申请日：2025-02-20
Applicant: 中科芯磁科技(珠海)有限责任公司
IPC: G06F30/343 , G06F30/347 , G06N3/042 , G06N3/045 , G06N3/0464 , G06N3/08 , G06F111/04 , G06F119/12
Abstract: 本发明涉及电路自动化生成技术领域，一种基于FPGA的电路自动化生成方法及系统，包括：将电路设计需求输入所述模块生成模型，得到初始电路功能模块集，对初始模块特性参数集进行归一化处理，得到标准模块特性参数集，将标准模块特性参数集输入模块拼接模型，得到模块拼接电路，根据HDL文件进行仿真测试，得到仿真测试结果，判断仿真测试结果是否符合仿真测试标准，若不符合，则进行模型调优，若符合，则根据HDL文件进行性能测试，得到性能测试结果，判断性能测试结果是否符合性能测试标准，若不符合，则对模块拼接模型进行模型调优，若符合，则根据HDL文件构建FPGA配置文件。本发明可解决电路设计周期长、效率低下的问题。
-
公开(公告)号：CN116126399A
公开(公告)日：2023-05-16
申请号：CN202310085887.8
申请日：2023-01-13
Applicant: 中科芯磁科技(珠海)有限责任公司
IPC: G06F9/30
Abstract: 本发明提供了一种双模式查找表结构及基于双模式查找表结构的查找方法。该结构包括：第一存储单元，存储有第一查找表和第二查找表，第一查找表包括第一查找值，第一查找值根据预设逻辑函数获取得到，第二查找表包括第二查找值，第二查找值根据模拟计算模块计算得到；处理单元，与第一存储单元电连接，用于在接收到控制信号的情况下，从第一查找中查找第一查找值，或从第二查找表中计算出第二查找值。通过在传统的具有第一查找表的查找表结构的基础上增加了第二查找表，为内存的传输或运算提供了便利，提升了内存的处理效率，解决了现有冯诺依曼计算架构中内存的传输速率限制CPU计算能力的技术问题，能够为新的计算范式提供一种基础的算子单元。
-
公开(公告)号：CN119670645B
公开(公告)日：2025-04-22
申请号：CN202510185620.5
申请日：2025-02-20
Applicant: 中科芯磁科技(珠海)有限责任公司
IPC: G06F30/343 , G06F30/347 , G06N3/042 , G06N3/045 , G06N3/0464 , G06N3/08 , G06F111/04 , G06F119/12
Abstract: 本发明涉及电路自动化生成技术领域，一种基于FPGA的电路自动化生成方法及系统，包括：将电路设计需求输入所述模块生成模型，得到初始电路功能模块集，对初始模块特性参数集进行归一化处理，得到标准模块特性参数集，将标准模块特性参数集输入模块拼接模型，得到模块拼接电路，根据HDL文件进行仿真测试，得到仿真测试结果，判断仿真测试结果是否符合仿真测试标准，若不符合，则进行模型调优，若符合，则根据HDL文件进行性能测试，得到性能测试结果，判断性能测试结果是否符合性能测试标准，若不符合，则对模块拼接模型进行模型调优，若符合，则根据HDL文件构建FPGA配置文件。本发明可解决电路设计周期长、效率低下的问题。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.039 seconds)
