公开(公告)号：CN107591368B

公开(公告)日：2020-03-10

申请号：CN201610527902.X

申请日：2016-07-06

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 神兆旭 ,  居建华 ,  俞少峰 ,  刘洋 ,  李永明

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/10

Abstract: 一种多阈值电压鳍式场效应晶体管及其形成方法，结合第三功函数层分别相对于第一功函数层、第二功函数层的有效功函数值的差异，以及第一开口相对于第二开口底部鳍部中掺杂的第一离子的浓度差异，实现了第一开口、第二开口、第三开口对应形成的鳍式场效应晶体管的阈值电压的差异。结合第六功函数层分别相对于第四功函数层、第五功函数层的有效功函数值的差异，以及第四开口相对于第五开口底部鳍部中掺杂的第二离子的浓度差异，实现了第四开口、第五开口和第六开口对应形成的鳍式场效应晶体管的阈值电压的差异。使得多阈值电压鳍式场效应晶体管的电学性能得到提高。

公开(公告)号：CN107039273B

公开(公告)日：2019-12-03

申请号：CN201610079609.1

申请日：2016-02-03

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 神兆旭

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/423

Abstract: 一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域，所述半导体衬底表面具有介质层和穿透所述介质层的第一凹槽，所述第一凹槽位于第一区域上；在所述第一凹槽的内壁表面依次形成栅介质层、位于栅介质层表面的盖帽层；在所述盖帽层表面形成第一掩膜层，所述第一掩膜层覆盖位于第一凹槽底部的部分盖帽层；以所述第一掩膜层为掩膜，去除位于第一凹槽侧壁上的盖帽层，暴露出第一凹槽侧壁表面的栅介质层表面；去除所述第一掩膜层，形成覆盖所述栅介质层和盖帽层的刻蚀阻挡层；在所述刻蚀阻挡层上形成功函数层；在功函数层上形成填充满第一凹槽的栅极层。上述方法可以提高形成的晶体管的性能。

公开(公告)号：CN108695321A

公开(公告)日：2018-10-23

申请号：CN201710222212.8

申请日：2017-04-07

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 神兆旭 ,  卑多慧

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7827 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L21/823885 ,  H01L27/092 ,  H01L29/0649 ,  H01L29/4966 ,  H01L29/66666 ,  H01L29/785 ,  H01L21/823828

Abstract: 本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。所述装置包括：衬底；在衬底上基本垂直的半导体柱；在衬底的表面上与半导体柱的下部接触的第一接触材料层；在第一接触材料层上的第一隔离材料层，第一隔离材料层的上表面低于半导体柱的上表面；在第一隔离材料层上以及半导体柱的侧壁的一部分上的栅极电介质材料层，栅极电介质材料层使得半导体柱的上部露出；以及在第一隔离材料层上的栅极电介质材料层上的栅极堆叠结构，栅极堆叠结构包围半导体柱的侧壁上的栅极电介质材料层的一部分，栅极堆叠结构由内向外依次包括P型功函数调节层、N型功函数调节层和栅极。

公开(公告)号：CN107978565A

公开(公告)日：2018-05-01

申请号：CN201610937675.8

申请日：2016-10-24

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 神兆旭 ,  卑多慧

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：提供半导体衬底，在半导体衬底上形成有若干间隔的纳米线；在半导体衬底上形成功函数材料层，其中功函数材料层填充相邻纳米线之间的间隙，且功函数材料层的顶面低于所述纳米线的顶面；在所述功函数材料层上形成分别环绕每个所述纳米线的侧壁的掩膜层，环绕所述第一PMOS区内的所述纳米线的掩膜层具有第一厚度，环绕所述第二PMOS区内的所述纳米线的掩膜层具有第二厚度，所述第一厚度小于所述第二厚度；以所述掩膜层为掩膜，蚀刻所述功函数材料层，以形成环绕每个所述纳米线的功函数层；去除所述掩膜层；在所述半导体衬底上形成金属栅电极层。

公开(公告)号：CN109148447B

公开(公告)日：2020-11-03

申请号：CN201710457810.3

申请日：2017-06-16

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 神兆旭

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有栅极结构，所述栅极结构的顶部表面具有掩膜层；在所述栅极结构两侧的基底内形成口袋区；形成所述口袋区之后，在所述掩膜层上形成第一保护部，所述第一保护部完全覆盖所述掩膜层的顶部表面；形成所述第一保护部之后，在所述栅极结构两侧的基底内和部分口袋区内分别形成源漏掺杂区。所述方法形成的半导体结构的性能较好。

公开(公告)号：CN106952819B

公开(公告)日：2019-12-03

申请号：CN201610006672.2

申请日：2016-01-06

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 杨晓蕾 ,  李勇 ,  神兆旭

IPC: H01L21/336 ,  H01L21/762 ,  H01L29/06

Abstract: 一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，半导体衬底上具有若干鳍部和位于鳍部顶部的掩膜层，相邻鳍部之间有与鳍部平行排列的第一凹槽和与鳍部垂直排列的第二凹槽；形成隔离层，隔离层表面与掩膜层表面齐平；对隔离层进行第一回刻蚀；对掩膜层进行刻蚀，暴露出鳍部两端的部分表面；形成第一图形化掩膜层，暴露出鳍部两端表面；刻蚀鳍部，在所述鳍部两端形成圆角；去除第一图形化掩膜层，形成第二图形化掩膜层，覆盖第二凹槽内的隔离层；对隔离层进行第二回刻蚀；去除掩膜层，形成横跨鳍部的栅极以及位于隔离层表面的伪栅极，伪栅极与栅极平行；在栅极和伪栅极的侧壁表面形成侧墙。所述方法可以提高形成的鳍式场效应晶体管的性能。

公开(公告)号：CN108695382A

公开(公告)日：2018-10-23

申请号：CN201710222205.8

申请日：2017-04-07

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 神兆旭 ,  卑多慧

IPC: H01L29/775 ,  H01L29/78 ,  H01L29/423 ,  H01L21/335 ,  H01L21/336

CPC classification number: H01L21/28518 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02532 ,  H01L21/02603 ,  H01L21/28079 ,  H01L21/31116 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66742 ,  H01L29/66772 ,  H01L29/78642 ,  H01L29/78651 ,  H01L29/78654 ,  H01L29/78696 ,  H01L29/775 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/785

Abstract: 本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，方法包括：提供衬底结构，衬底结构包括衬底和在衬底上基本垂直的半导体柱；在衬底结构的表面上依次形成第一保护层和第二保护层；对第二保护层进行刻蚀，以使得在衬底之上的第一保护层和在半导体柱的上表面上的第一保护层暴露；去除暴露的第一保护层，以使得衬底的表面和半导体柱的下部暴露；去除剩余的第二保护层；在衬底的表面上形成与半导体柱的下部接触的第一接触材料层。本申请引入了第一保护层和第二保护层，一方面，半导体柱的侧壁上不会形成第一接触材料层，另一方面，第一接触材料层形成在衬底的表面并且与半导体柱的下部接触，从而不会增大源极的串联电阻。

公开(公告)号：CN107564859A

公开(公告)日：2018-01-09

申请号：CN201610510635.5

申请日：2016-07-01

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 神兆旭

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本发明公开了半导体装置及其制造方法。该方法包括：提供衬底结构，其包括衬底、在衬底上的一个或多个半导体鳍片和在每个鳍片周围的沟槽隔离结构，沟槽隔离结构包括在相应鳍片的纵向两侧的第一和第二沟槽隔离部，和在相应鳍片的纵向两端的第三和第四沟槽隔离部；在衬底结构上形成图案化的第一硬掩模层，其具有开口以露出相应第三和第四沟槽隔离部的上表面；形成第一绝缘物层以填充开口，以形成包括第一绝缘物层及其下的沟槽隔离结构的部分的绝缘部分；去除第一硬掩模层以露出其下的鳍片部分和沟槽隔离结构的上表面；去除绝缘部分的至少一部分和所露出的沟槽隔离结构的一部分，使得第一和第二沟槽隔离部的上表面低于鳍片的上表面。

公开(公告)号：CN108695382B

公开(公告)日：2021-07-06

申请号：CN201710222205.8

申请日：2017-04-07

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 神兆旭 ,  卑多慧

IPC: H01L29/775 ,  H01L29/78 ,  H01L29/423 ,  H01L21/335 ,  H01L21/336

Abstract: 本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，方法包括：提供衬底结构，衬底结构包括衬底和在衬底上基本垂直的半导体柱；在衬底结构的表面上依次形成第一保护层和第二保护层；对第二保护层进行刻蚀，以使得在衬底之上的第一保护层和在半导体柱的上表面上的第一保护层暴露；去除暴露的第一保护层，以使得衬底的表面和半导体柱的下部暴露；去除剩余的第二保护层；在衬底的表面上形成与半导体柱的下部接触的第一接触材料层。本申请引入了第一保护层和第二保护层，一方面，半导体柱的侧壁上不会形成第一接触材料层，另一方面，第一接触材料层形成在衬底的表面并且与半导体柱的下部接触，从而不会增大源极的串联电阻。

公开(公告)号：CN108122974B

公开(公告)日：2020-07-07

申请号：CN201611066969.4

申请日：2016-11-29

Applicant: 中芯国际集成电路制造(北京)有限公司 ,  中芯国际集成电路制造(上海)有限公司

Inventor： 神兆旭 ,  居建华 ,  俞少峰 ,  刘洋 ,  李永明

IPC: H01L29/78 ,  H01L21/266 ,  H01L21/28 ,  H01L21/336

Abstract: 本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供半导体结构，该半导体结构包括：衬底；位于衬底上的至少一个有源区；覆盖有源区的一部分的层间电介质层，该层间电介质层形成有位于有源区上的凹陷；和在凹陷的底部覆盖有源区的一部分的伪栅极绝缘物层；在该凹陷中形成阻挡层；对半导体结构执行包含硅或碳的离子注入以在层间电介质层中形成损耗减缓区；去除该阻挡层；去除伪栅极绝缘物层以露出有源区的一部分；和在有源区的露出的一部分上形成栅极结构。本发明可以减少对层间电介质层的损耗，因而可以减少栅极高度的损耗，从而有利于半导体器件的制造，改善产品良率。