公开(公告)号：CN113496877B

公开(公告)日：2024-07-16

申请号：CN202010252060.8

申请日：2020-04-01

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 何作鹏 ,  杨明 ,  卑多慧 ,  朱辰 ,  张超 ,  倪百兵

IPC: H01L21/033

Abstract: 一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括若干第一区和第二区，第二区位于相邻的第一区之间；在待刻蚀层上形成牺牲层；在第一区上的牺牲层内形成若干第一凹槽；在第一凹槽侧壁表面形成第一侧墙；对第二区上的部分牺牲层进行改性处理，形成第一改性层，第一改性层位于相邻第一凹槽之间且与第一侧墙相接触；对第一区上的部分牺牲层进行改性处理，形成第二改性层，第二改性层位于第一区上相邻的第一凹槽之间且与第一侧墙相接触；去除牺牲层，在第一改性层、第二改性层和第一侧墙之间形成第二凹槽；形成第二凹槽之后，以第一改性层、第二改性层和第一侧墙为掩膜刻蚀待刻蚀层。所述方法提升了半导体结构的尺寸精准度。

公开(公告)号：CN113823591B

公开(公告)日：2023-06-06

申请号：CN202010561045.1

申请日：2020-06-18

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 朱辰 ,  杨明 ,  卑多慧 ,  何作鹏 ,  张超 ,  倪百兵

IPC: H01L21/768 ,  H01L23/528

Abstract: 一种半导体结构及其形成方法，方法包括：提供基底，基底上形成有图形传递材料层；进行第一离子注入，向图形传递材料层中掺杂第一离子，形成排布方向为第一方向的第一掺杂掩膜层；在第二方向上，在第一掺杂掩膜层两侧的图形传递材料层中形成第一沟槽，露出第一掺杂掩膜层的侧壁；在第一沟槽侧壁形成掩膜侧墙；进行第二离子注入，向第一掺杂掩膜层和第一沟槽露出的部分区域的图形传递材料层中掺杂第二离子，形成第二掺杂掩膜层；去除剩余图形传递材料层，形成第二沟槽；沿第一沟槽和第二沟槽刻蚀基底，形成目标图形。本发明提高图形传递的精度。

公开(公告)号：CN111211092B

公开(公告)日：2023-02-17

申请号：CN201811395542.8

申请日：2018-11-22

Applicant: 中芯国际集成电路制造(北京)有限公司 ,  中芯国际集成电路制造(上海)有限公司

Inventor： 胡连峰 ,  胡友存 ,  杨明 ,  卑多慧 ,  倪百兵

IPC: H01L21/768 ,  H01L23/522

Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底；在所述基底上形成第一电极层；在所述第一电极层的顶部和侧壁形成电容介质层；形成保形覆盖所述电容介质层的第二电极层。与电容介质层仅覆盖第一电极层顶部的方案相比，本发明增加了第二电极层和第一电极层之间的有效面积，所述第二电极层、第一电极层、以及位于第一电极层顶部的电容介质层构成一个电容，所述第二电极层、第一电极层、以及位于第一电极层侧壁的电容介质层构成另外四个电容，即所形成的电容结构中包含五个并联电容，在同等基底面积等其他条件相同的情况下，增大了电容结构的电容密度。

公开(公告)号：CN113539947A

公开(公告)日：2021-10-22

申请号：CN202010305032.8

申请日：2020-04-17

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 王士京 ,  何其暘 ,  何欣祥 ,  卑多慧 ,  杨明 ,  姚达林 ,  黄敬勇

IPC: H01L21/768 ,  H01L23/528

Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底、位于基底上的刻蚀停止材料层、位于刻蚀停止材料层上的第一抗刻蚀材料层以及位于第一抗刻蚀材料层上的掺杂层；以掺杂层为掩膜，刻蚀第一抗刻蚀材料层，形成第一抗刻蚀层；以第一抗刻蚀层为掩膜刻蚀刻蚀停止材料层，形成刻蚀停止结构。本发明实施例在形成第一抗刻蚀层的过程中，以刻蚀停止材料层的顶部为刻蚀停止位置，使得掺杂层中的底部凸角不易传递到第一抗刻蚀层中，使得第一抗刻蚀层的形成质量较好；同理，形成刻蚀停止结构的过程中，以基底的顶部为刻蚀停止位置，这进一步减小了底部凸角现象对刻蚀停止结构的影响，最终使得刻蚀停止结构的形成质量较好。

公开(公告)号：CN108695321B

公开(公告)日：2021-09-03

申请号：CN201710222212.8

申请日：2017-04-07

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 神兆旭 ,  卑多慧

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。所述装置包括：衬底；在衬底上基本垂直的半导体柱；在衬底的表面上与半导体柱的下部接触的第一接触材料层；在第一接触材料层上的第一隔离材料层，第一隔离材料层的上表面低于半导体柱的上表面；在第一隔离材料层上以及半导体柱的侧壁的一部分上的栅极电介质材料层，栅极电介质材料层使得半导体柱的上部露出；以及在第一隔离材料层上的栅极电介质材料层上的栅极堆叠结构，栅极堆叠结构包围半导体柱的侧壁上的栅极电介质材料层的一部分，栅极堆叠结构由内向外依次包括P型功函数调节层、N型功函数调节层和栅极。

公开(公告)号：CN102054757B

公开(公告)日：2013-09-11

申请号：CN200910198587.0

申请日：2009-11-10

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 卑多慧 ,  刘明源 ,  郑春生

IPC: H01L21/768 ,  H01L21/321

CPC classification number: H01L21/76877 ,  H01L21/02167 ,  H01L21/02299 ,  H01L21/76883

Abstract: 一种集成电路铜互连结构的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有铜互连结构，所述铜互连结构具有初始应力特性。之后，将所述半导体衬底装入反应腔体内并对所述铜互连结构进行退火处理。所述退火处理使铜互连结构具有二次应力特性，而且所述二次应力特性小于初始应力特性。所述铜互连结构的制作方法减少了因初始应力特性产生的铜突起缺陷。

公开(公告)号：CN102024786B

公开(公告)日：2013-01-30

申请号：CN200910195496.1

申请日：2009-09-09

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 李剑波 ,  徐强 ,  卑多慧

IPC: H01L23/528 ,  H01L23/532 ,  H01L27/02 ,  H01L21/768

Abstract: 本发明提供了一种用于互连工艺中的半导体器件及其制造方法。所述半导体器件包括前端器件层，所述前端器件层的表层为介电层，所述介电层中包含有填充了金属层的沟槽；在金属层以及介电层上沉积的第一高应力覆盖层；在第一高应力覆盖层上沉积的第一钝化层；在第一钝化层上沉积的第二高应力覆盖层；以及在第二高应力覆盖层上沉积的第二钝化层。根据本发明的用于互连工艺的半导体器件及其制造方法，通过高应力覆盖层与钝化层的堆叠结构改善晶片由于应力作用导致的翘曲。

公开(公告)号：CN114334801A

公开(公告)日：2022-04-12

申请号：CN202011061150.5

申请日：2020-09-30

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 何作鹏 ,  杨明 ,  卑多慧 ,  苏柏青

IPC: H01L21/768 ,  G03F7/20

Abstract: 一种半导体结构的形成方法，包括：提供基底；在所述基底上形成图形记忆层，所述图形记忆层至少开设有第一沟槽和第二沟槽，所述第一沟槽的延伸方向平行于所述第二沟槽的延伸方向，所述第一沟槽和所述第二沟槽采用不同的光罩形成；在所述基底的对应所述第一沟槽和所述第二沟槽的位置处形成分立于所述基底上的核心层。所述方法能够避免直接形成分立的核心层时因光刻胶细长造成的刻蚀过程中的光刻胶剥离问题；进一步地，能够避免多次光刻直接形成核心层时对填充材料要求较高的问题，降低对填充材料的要求。

公开(公告)号：CN113782487A

公开(公告)日：2021-12-10

申请号：CN202010524386.1

申请日：2020-06-10

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 朱辰 ,  何作鹏 ,  杨明 ,  姚达林 ,  卑多慧

IPC: H01L21/768 ,  H01L23/528 ,  H01L21/8234 ,  H01L27/088

Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成多个分立的核心层，核心层的延伸方向为第一方向，与第一方向相垂直的方向为第二方向；形成覆盖核心层侧壁的侧墙层；在基底上形成图形传递层，图形传递层覆盖侧墙层的侧壁；在第二方向上，在相邻侧墙层之间的图形传递层中形成第一沟槽；形成第一沟槽后，去除核心层，形成第二沟槽；以图形传递层和侧墙层为掩膜，沿第一沟槽和第二沟槽刻蚀基底，形成目标图形。本发明提高图形传递的精度。

公开(公告)号：CN112447663A

公开(公告)日：2021-03-05

申请号：CN201910826080.9

申请日：2019-09-03

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 胡连峰 ,  杨明 ,  卑多慧 ,  倪百兵 ,  张超

IPC: H01L23/522 ,  H01L49/02

Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成第一电极层；在第一电极层上形成一个或多个相隔离的叠层结构，叠层结构包括电容介质层以及位于电容介质层上的第二电极层；形成黏附层以及保形覆盖黏附层的刻蚀停止层，黏附层覆盖叠层结构的侧壁表面和顶部、以及第一电极层的部分表面；形成覆盖刻蚀停止层和第一电极层的介电层；形成贯穿介电层、刻蚀停止层和黏附层且与第一电极层相接触的第一导电插塞，以及贯穿介电层、刻蚀停止层和黏附层且与第二电极层相接触的第二导电插塞。本发明实施例有利于提高半导体结构的可靠性。