一种三维动态随机存取存储器封装结构

    公开(公告)号:CN119920775A

    公开(公告)日:2025-05-02

    申请号:CN202411972376.9

    申请日:2024-12-30

    Abstract: 本发明涉及层叠半导体技术领域,尤其是涉及一种三维动态随机存取存储器封装结构。三维动态随机存取存储器封装结构包括衬底、3D DRAM器件和散热部件;所述3D DRAM器件设置在衬底上,所述散热部件设置在3D DRAM器件的上表面;所述衬底上设置有散热通道,所述散热部件的部分结构与散热通道的开口端接触。3D DRAM中,由于多层芯片堆叠,热量在垂直方向上累积,使得底部芯片的散热负担加重,本申请中通过在衬底上设置散热通道,底部芯片的热量可以通过散热通道传递至散热散热部件进行散热,由此,提高了芯片的散热效率。

    3D DRAM的可重构处理器、计算方法、设备及介质

    公开(公告)号:CN119917447A

    公开(公告)日:2025-05-02

    申请号:CN202411883044.3

    申请日:2024-12-19

    Abstract: 本发明提供了一种基于3D DRAM的可重构处理器、计算方法、设备及介质,包括3D DRAM、逻辑电路模块和可重构模块;3D DRAM包括多个3D存储区域,用于分别存储可重构处理器的可重构算子配置信息和调度任务;逻辑电路模块,用于从3D DRAM中获取调度任务的配置数据并解析,根据解析结果确定对应的可重构阵列,根据调度任务配置可重构阵列中的可重构算子,采用已配置的可重构算子运算调度任务;可重构模块包括多个可重构算子,用于根据调度任务的任务类型、多个可重构算子与三维存储区域的距离,重新配置调度任务在多个3D存储区域中的存储位置,以解决进一步提高可重构处理器的计算量和存储量的问题。

    一种存储单元及其制备方法、存储器和电子设备

    公开(公告)号:CN118317599A

    公开(公告)日:2024-07-09

    申请号:CN202410366125.X

    申请日:2024-03-28

    Abstract: 本公开提供了一种存储单元及其制备方法、存储器和电子设备,存储单元包括:衬底、设置在衬底一侧表面的晶体管单元和电容器;电容器包括第一极板、第二极板以及电介质层,第一极板包括电连接的第一电极部和第二电极部;第一电极部为具有朝向远离衬底表面开口的沟槽型电极板,第一电极与沟槽型电极板的外壁电连接;第二电极部包括围绕开口外周设置的水平部和垂直部,水平部在衬底上的正投影与晶体管的第一源漏区在衬底上的正投影之间存在重合区域;第二极板为T字型电极板。本公开对电容器结构进行改进,使其形成上宽下窄的阶梯式电容器结构,实现在不影响存储单元占用面积的情况下增加电容器基板面积,进而提升电容器的容量。

    一种存储单元、存储器和电子设备

    公开(公告)号:CN119947089A

    公开(公告)日:2025-05-06

    申请号:CN202411972357.6

    申请日:2024-12-30

    Abstract: 本公开提供了一种存储单元、存储器和电子设备,存储单元包括:衬底、晶体管单元和电容器;晶体管单元包括第一源漏极、第二源漏极、沟道层、栅极介质层、栅极以及层间绝缘层;电容器包括:包括第一极板、第二极板以及位于第一极板和第二极板之间的电介质层。本公开采用沟道环绕栅极的CAA架构的晶体管,利用垂直方向的空间设置源漏极,减少晶体管在水平方向上的占用;同时利用纵向空间进行电容设置,即有利于提升晶体管和电容之间的电连接效果,也有利于缩小电容在水平方向上面积的占用,结合极板的延伸部设置,增加了极板之间的接触面积来提升电容的容值,充分利用垂直空间完成晶体管和电容部署,以提升存储单元布置密度,完成芯片小型化设计。

    一种晶圆再生方法
    5.
    发明公开

    公开(公告)号:CN118335591A

    公开(公告)日:2024-07-12

    申请号:CN202410366132.X

    申请日:2024-03-28

    Abstract: 本发明涉及半导体制造技术领域,尤其是涉及一种晶圆再生方法,包括以下步骤:将待处理晶圆依次置于王水溶液、氢氟酸与H2O2的混合溶液中,去除晶圆表面的金属膜层;对去除金属膜层的晶圆进行退火处理,并冷却至室温;采用化学机械抛光法,去除晶圆表面的氧化膜层;清洗抛光处理后的晶圆,得到再生晶圆。该方法不仅可以有效去除晶圆表面的金属膜层和氧化膜层,而且工艺流程简单,处理时间短,成本较低,且对晶圆本身的损伤小,能够获得高品质的再生晶圆。

    一种半导体器件及半导体器件的制作方法

    公开(公告)号:CN118317600A

    公开(公告)日:2024-07-09

    申请号:CN202410366127.9

    申请日:2024-03-28

    Abstract: 本发明涉及半导体加工技术领域,尤其是涉及一种半导体器件及半导体器件的制作方法。该半导体器件包括:衬底、若干个位线结构、隔离结构、接触结构和金属结构;若干个所述位线结构间隔分布在所述衬底上;相邻位线结构的侧壁之间对称设置有两个隔离结构,两个隔离结构之间设置有接触结构;每个所述隔离结构包括:依次设置的第一隔离层、第一牺牲层、第二隔离层、第二牺牲层和第三隔离层;所述金属结构位于位线结构、隔离结构和接触结构的上表面。本发明的方法制备的半导体器件,能够显著的提高半导体器件的性能。

    一种晶圆清洗方法及晶圆清洗装置

    公开(公告)号:CN118315305A

    公开(公告)日:2024-07-09

    申请号:CN202410366136.8

    申请日:2024-03-28

    Abstract: 本发明涉及芯片制造技术领域,尤其是涉及一种晶圆清洗方法及晶圆清洗装置。该晶圆清洗方法包括:将晶圆放置在密闭清洗腔的承载台上;向晶圆喷射清洗液和/或气体,且监测清洗腔的气压;根据监测到的气压对清洗腔的气压进行调整,使清洗腔气压处于预设气压区间内。晶圆清洗过程中,通过对清洗腔内的气压进行监测,并根据监测到的气压值对清洗腔内的气压进行调整,使清洗腔内气压处于预设状态下,避免了因清洗液和/或气体的注入导致的清洗腔内气压的变化,可以防止因气压变化导致晶圆出现翘曲问题。

    一种半导体晶片表面钝化工艺
    8.
    发明公开

    公开(公告)号:CN118315286A

    公开(公告)日:2024-07-09

    申请号:CN202410366130.0

    申请日:2024-03-28

    Abstract: 本发明涉及半导体加工技术领域,尤其是涉及一种半导体晶片表面钝化工艺,包括如下步骤:S1、将半导体晶片进行清洗,再通过半导体甩干机甩干;S2、在半导体晶片上生长二氧化硅氧化膜层;S3、在二氧化硅氧化膜层上生长多晶硅层;S4、在多晶硅层上涂覆聚酰亚胺层;S5、在聚酰亚胺层上覆盖玻璃钝化层。本发明通过在半导体晶片上生长二氧化硅氧化膜层、多晶硅层、聚酰亚胺层和玻璃钝化层的多层介质复合结构,使半导体晶片表面具备良好的绝缘性、抗蚀性、热稳定性、抗辐射性能、抗冲击性和抗高湿性能,使半导体器件具备极低的漏电流性能,明显提高半导体器件的稳定性和可靠性。

    一种模具、纳米线、制备方法及晶体管

    公开(公告)号:CN116288185A

    公开(公告)日:2023-06-23

    申请号:CN202310173451.4

    申请日:2023-02-28

    Abstract: 本申请实施例提供了一种模具、纳米线、制备方法及晶体管,涉及半导体器件技术领域,以解决目前纳米线制备方法的无法适用于所有材料,具有一定的局限性,存在制备过程复杂,制备难度较高,制备方法通用性较差的问题。所述模具包括:模具本体,所述模具本体包括至少一个条状的凹槽;其中,在垂直于所述凹槽长度延伸方向上的所述凹槽的内径小于或等于100纳米。通过上述凹槽可以制备横向尺寸为纳米级的条状物体,可以通过同一个模具多次制备同种规格的条状物体,通过改变凹槽沿凹槽长度延伸方向上的截面形状和/或垂直于凹槽长度延伸方向上的截面形状,改变凹槽的制备规格,从而可以提高模具的实用性,降低物体的制备难度,提高物体的制备速率。

    一种3D存储器
    10.
    发明公开
    一种3D存储器 审中-公开

    公开(公告)号:CN119922908A

    公开(公告)日:2025-05-02

    申请号:CN202411972364.6

    申请日:2024-12-30

    Abstract: 本发明提供了一种3D存储器,包括衬底、半导体单元、字线和位线,每条半导体单元均沿平行于衬底的第一方向延伸,多个半导体单元分别沿第二方向和第三方向间隔分布;每条字线与一列沿着第二方向间隔分布的各个半导体单元连接,且在字线与半导体单元之间设有第一Pt金属层,在第一Pt金属层与半导体单元之间设有第一Ti金属层;每条位线与一列沿着第三方向间隔分布的各个半导体单元连接,且在位线与半导体单元之间设有第二Pt金属层,在第二Pt金属层与半导体单元之间设有第二Ti金属层。本发明能够有效增加金属与半导体单元的接触性能,降低串阻,进而提高3D存储器的整体工作性能。

Patent Agency Ranking