-
公开(公告)号：CN113590522B
公开(公告)日：2024-08-30
申请号：CN202110850138.0
申请日：2021-07-27
Applicant: 卡斯柯信号有限公司
Abstract: 本发明涉及一种并行总线抗干扰的数字滤波方法，包含以下步骤：S1：利用FPGA或CPLD的总线采样时钟采样干扰信号，并在测试引脚上输出该干扰信号；S2：根据干扰信号宽度和采样时钟周期确定滤波位数；S3：对所述干扰信号进行滤波处理。本发明提供的数字滤波方法能够很好地滤除一些信号毛刺干扰，可提高总线的准确性和可靠性，同时并不会降低总线的速率；相比于在硬件上进行布局的改进，这种方法简单灵活，只需要在FPGA或CPLD的代码上进行优化就可以很好地解决问题；针对不同的干扰强度，可以灵活调整滤波器的宽度，提高时序的可靠性；并行总线易受干扰，可以灵活选择对特定信号做滤波。
-
公开(公告)号：CN117811180A
公开(公告)日：2024-04-02
申请号：CN202311750656.0
申请日：2023-12-19
Applicant: 卡斯柯信号有限公司
Abstract: 本发明提供了一种基于冗余的速度传感器供电系统，为列车车载系统的N个速度传感器供电，包括相同的第一电路板和第二电路板，每个电路板均包括N路独立的隔离电源转换模块和N路独立的电源并接输出接口模块，第一电路板的电源并接输出模块与第二电路板的对应电源并接输出模块并接，同时为对应的速度传感器供电，本方案可以为需要多个冗余速度传感器的车载系统提供安全、可靠的电源设计方案，N路供电线路两两独立，且能保证安全间距。
-
Patent Agency Ranking
公开(公告)号：CN113946524A
公开(公告)日：2022-01-18
申请号：CN202111202827.7
申请日：2021-10-15
Applicant: 卡斯柯信号有限公司
Abstract: 本发明公开了一种基于FPGA的读写双口RAM系统和方法，该系统包含主控制系统和若干个数据采集系统，其中，所述数据采集系统包含：数据采集通信模块，用于数据的采集；CPU模块，与所述数据采集通信模块连接，所述CPU模块用于接收存储并传送所述数据采集通信模块采集的数据信息；FPGA模块，其包含上模块和下模块，所述上模块通过上模块双口RAM与主控制系统或CPU模块进行信息交互，下模块通过下模块双口RAM与主控制系统或CPU模块进行信息交互，上模块双口RAM和下模块双口RAM建立在FPGA芯片上，CPU模块和主控制系统通过上模块双口RAM和下模块双口RAM实现数据信息的读写交互。其优点是：该系统通过以FPGA芯片为基础的双口RAM，实现了CPU模块和主控制系统高速可靠的数据传输。
-
公开(公告)号：CN116788324A
公开(公告)日：2023-09-22
申请号：CN202310775162.1
申请日：2023-06-28
Applicant: 卡斯柯信号有限公司
Abstract: 本发明公开了一种轨道交通行业轨旁精密设备的功能测试装置及其方法，该功能测试装置包含：工控机；网络交换机，其与工控机连接；至少一个机笼，其内包含多个被测板卡，被测板卡为轨旁精密设备的A系板卡或B系板卡，A系板卡和B系板卡结构相同，多个被测板卡通过网络交换机与工控机通信连接，所述工控机发送控制命令以对各个被测板卡进行单项测试和联锁逻辑综合测试。其优点是：该功能测试装置可实现对轨旁精密设备的被测板卡的单项功能测试和联锁逻辑综合测试，其可实现对被测板卡的主要功能模块的测试，确保了板卡功能齐全完好和性能稳定；同时其可实现联锁逻辑综合测试以测试多块被测板卡，提高了板卡测试效率以及复现板卡问题的及时性。
-
公开(公告)号：CN113946524B
公开(公告)日：2024-05-31
申请号：CN202111202827.7
申请日：2021-10-15
Applicant: 卡斯柯信号有限公司
Abstract: 本发明公开了一种基于FPGA的读写双口RAM系统和方法，该系统包含主控制系统和若干个数据采集系统，其中，所述数据采集系统包含：数据采集通信模块，用于数据的采集；CPU模块，与所述数据采集通信模块连接，所述CPU模块用于接收存储并传送所述数据采集通信模块采集的数据信息；FPGA模块，其包含上模块和下模块，所述上模块通过上模块双口RAM与主控制系统或CPU模块进行信息交互，下模块通过下模块双口RAM与主控制系统或CPU模块进行信息交互，上模块双口RAM和下模块双口RAM建立在FPGA芯片上，CPU模块和主控制系统通过上模块双口RAM和下模块双口RAM实现数据信息的读写交互。其优点是：该系统通过以FPGA芯片为基础的双口RAM，实现了CPU模块和主控制系统高速可靠的数据传输。
-
公开(公告)号：CN114935706A
公开(公告)日：2022-08-23
申请号：CN202210488666.0
申请日：2022-05-06
Applicant: 卡斯柯信号有限公司
Abstract: 本发明公开了一种铁路信号线缆多功能测试装置及方法，其装置包括：低压测试板，其对所述信号线缆的对地绝缘电阻、继电器线圈电阻和线间电路中的任意一种或其任意一组合进行自动测试，并得到测试记录，所述低压测试板与所述联锁系统的机箱背板连接，获得所述机箱背板提供的工作电源，所述低压测试板包括：板卡内部电源、微控制器和选路电路。本发明确保了信号连接的准确性和信号线缆的完整性、确保了继电器型号的准确性，具有信号线缆线间短路测试功能，对信号线缆线间电阻进行测试，避免出现信号线缆短路和混线的问题，测试记录自动保存，供现场线缆排查和项目存档。
-
公开(公告)号：CN113590522A
公开(公告)日：2021-11-02
申请号：CN202110850138.0
申请日：2021-07-27
Applicant: 卡斯柯信号有限公司
Abstract: 本发明涉及一种并行总线抗干扰的数字滤波方法，包含以下步骤：S1：利用FPGA或CPLD的总线采样时钟采样干扰信号，并在测试引脚上输出该干扰信号；S2：根据干扰信号宽度和采样时钟周期确定滤波位数；S3：对所述干扰信号进行滤波处理。本发明提供的数字滤波方法能够很好地滤除一些信号毛刺干扰，可提高总线的准确性和可靠性，同时并不会降低总线的速率；相比于在硬件上进行布局的改进，这种方法简单灵活，只需要在FPGA或CPLD的代码上进行优化就可以很好地解决问题；针对不同的干扰强度，可以灵活调整滤波器的宽度，提高时序的可靠性；并行总线易受干扰，可以灵活选择对特定信号做滤波。
-
-
-
-
-
-
Search Results
7
records
(took 0.025 seconds)
