-
公开(公告)号：CN116682822A
公开(公告)日：2023-09-01
申请号：CN202310511663.9
申请日：2023-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , B82Y10/00
Abstract: 纳米结构晶体管可以以可以降低纳米结构晶体管中的源极/漏极区合并的可能性的方式来形成。在本文所描述的纳米结构晶体管的俯视图中，在纳米结构晶体管的纳米结构沟道的相对侧上的源极/漏极区是错开的，使得源极/漏极区之间的距离增加。这降低了源极/漏极区合并的可能性，这降低了故障和/或其他缺陷形成在纳米结构晶体管中的可能性。相应地，如本文所描述的，使源极/漏极区错开，可以促进包括有纳米结构晶体管的半导体器件的小型化，同时保持和/或增加半导体器件的半导体器件产量。本申请的实施例提供了半导体器件和形成方法。
-
公开(公告)号：CN116825809A
公开(公告)日：2023-09-29
申请号：CN202310683090.8
申请日：2023-06-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336 , H01L29/10 , H01L29/417 , H01L29/423
Abstract: 公开了一种半导体器件和制造该半导体器件的方法。该半导体器件包括衬底、设置在衬底上的鳍基底、设置在鳍基底的第一部分上的纳米结构沟道区的堆叠件、围绕纳米结构沟道区的栅极结构、设置在鳍基底的第二部分上的源极/漏极(S/D)区、设置在S/D区和鳍基底之间的空气间隔件、以及介电层，介电层设置在空气间隔件和鳍基底之间。
-
公开(公告)号：CN110875179A
公开(公告)日：2020-03-10
申请号：CN201910808067.0
申请日：2019-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
Abstract: 本发明实施例涉及一种半导体器件和一种制造半导体结构的方法。方法包括在衬底中形成开口和在开口中沉积共形金属层。沉积包括执行一个或多个沉积循环。沉积包括将第一前体流入沉积室中和净化沉积室以去除至少一部分第一前体。方法还包括将第二前体流入沉积室中以形成共形金属层的子层和净化沉积室以去除至少一部分第二前体。方法还包括执行金属卤化物蚀刻(MHE)工艺，工艺包括将第三前体流入沉积室中。本发明实施例涉及金属层的形成和原位蚀刻工艺。
-
公开(公告)号：CN116632005A
公开(公告)日：2023-08-22
申请号：CN202310306045.0
申请日：2023-03-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 提供了半导体器件结构。半导体器件结构包括一个或多个半导体层、围绕一个或多个半导体层中的至少一个半导体层的界面层、设置在界面层上方的功函金属以及设置在界面层和功函金属之间的高K(HK)介电层。HK介电层包括与HK介电层和界面层的第一界面相邻的第一掺杂剂区域，其中，第一掺杂剂区域包括具有第一极性的第一掺杂剂。HK介电层也包括与HK介电层和功函金属的第二界面相邻的第二掺杂剂区域，其中，第二掺杂剂区域包括具有与第一极性相反的第二极性的第二掺杂剂。本申请的实施例还涉及用于形成半导体器件结构的方法。
-
公开(公告)号：CN110875179B
公开(公告)日：2022-08-09
申请号：CN201910808067.0
申请日：2019-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
Abstract: 本发明实施例涉及一种半导体器件和一种制造半导体结构的方法。方法包括在衬底中形成开口和在开口中沉积共形金属层。沉积包括执行一个或多个沉积循环。沉积包括将第一前体流入沉积室中和净化沉积室以去除至少一部分第一前体。方法还包括将第二前体流入沉积室中以形成共形金属层的子层和净化沉积室以去除至少一部分第二前体。方法还包括执行金属卤化物蚀刻(MHE)工艺，工艺包括将第三前体流入沉积室中。本发明实施例涉及金属层的形成和原位蚀刻工艺。
-
Patent Agency Ranking
公开(公告)号：CN117457498A
公开(公告)日：2024-01-26
申请号：CN202311180956.X
申请日：2023-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/423
Abstract: 用于调制器件的阈值电压的方法。该方法包括提供从衬底延伸的鳍，其中鳍包括多个半导体沟道层，该多个半导体沟道层限定了用于P‑型晶体管的沟道区域。在一些实施例中，该方法还包括形成围绕P‑型晶体管的多个半导体沟道层中的每个的至少三个侧的第一栅极介电层。此后，该方法还包括形成围绕第一栅极介电层的P‑型金属膜。在示例中，并且在形成P‑型金属膜之后，该方法还包括对半导体器件进行退火。在退火之后，并且在一些实施例中，该方法包括去除P‑型金属膜。本申请的实施例还涉及制造半导体器件的方法。
-
公开(公告)号：CN103681612B
公开(公告)日：2016-08-31
申请号：CN201310030491.X
申请日：2013-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L23/52 , H01L21/76841 , H01L21/76865 , H01L21/76871 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 晶种层结构和方法。一种晶种层包括在通孔开口的底部上形成的底部晶种层部分、在通孔开口的侧壁的上部上形成的侧壁晶种层部分以及在底部晶种层部分和侧壁晶种层部分之间形成的拐角晶种层部分。侧壁晶种层部分具有第一厚度。拐角晶种层部分具有第二厚度，并且第二厚度大于第一厚度。
-
公开(公告)号：CN103681612A
公开(公告)日：2014-03-26
申请号：CN201310030491.X
申请日：2013-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L23/52 , H01L21/76841 , H01L21/76865 , H01L21/76871 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 晶种层结构和方法。一种晶种层包括在通孔开口的底部上形成的底部晶种层部分、在通孔开口的侧壁的上部上形成的侧壁晶种层部分以及在底部晶种层部分和侧壁晶种层部分之间形成的拐角晶种层部分。侧壁晶种层部分具有第一厚度。拐角晶种层部分具有第二厚度，并且第二厚度大于第一厚度。
-
公开(公告)号：CN117174744A
公开(公告)日：2023-12-05
申请号：CN202310806259.4
申请日：2023-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/43 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 提供半导体装置结构及其形成方法。半导体装置结构包括第一组半导体层与第一栅极电极层。第一组半导体层设置在基板之上，包括多个垂直排列的第一半导体层。第一栅极电极层围绕第一组半导体层中的每个第一半导体层。第一栅极电极层包括设置在相邻第一半导体层之间的一或多个第一功函数金属层、以及设置于第一功函数金属层的两侧上的二个第一导电层。第一导电层包括不同于第一功函数金属层的材料。第一栅极电极层更包括设置于第一导电层上的第二导电层，且第二导电层与第一导电层包括相同的材料。
-
公开(公告)号：CN117174589A
公开(公告)日：2023-12-05
申请号：CN202310888054.5
申请日：2023-07-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/10 , H01L29/78
Abstract: 本申请的实施例提供了一种半导体器件及其制造方法。制造半导体器件的方法包括：提供伪结构，伪结构包括设置在衬底上方的多个沟道层、设置在多个沟道层中的相邻沟道层之间的内部间隔件、以及插入多个沟道层并沿第一方向纵向延伸的栅极结构。形成第一沟槽，第一沟槽将栅极结构划分成区段，其中，第一沟槽在垂直于第一方向的第二方向上纵向延伸。在第一沟槽中沉积第一隔离部件。该方法还包括蚀刻栅极结构和多个沟道层以形成第二沟槽。第二沟槽在第一方向上纵向延伸并暴露内部间隔件。在第二沟槽中沉积第二隔离部件。在半导体器件的俯视图中，第二隔离部件与第一隔离部件相交。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.054 seconds)
