公开(公告)号：CN108711574A

公开(公告)日：2018-10-26

申请号：CN201810336777.3

申请日：2012-11-14

Applicant: 爱思开海力士有限公司

Inventor： 李起洪 ,  皮昇浩 ,  权日荣

IPC: H01L27/11582 ,  H01L21/768 ,  H01L29/423 ,  H01L29/792 ,  H01L21/336

CPC classification number: H01L27/11582 ,  H01L21/76802 ,  H01L21/76841 ,  H01L21/76877 ,  H01L29/4238 ,  H01L29/66833 ,  H01L29/7926

Abstract: 一种半导体器件，包括：衬底；以及栅线，形成在所述衬底之上，其包括第一导电层和位于所述第一导电层中的一个或多个第二导电图案层。第二导电图案层包括金属层以由此减少栅线的电阻。

公开(公告)号：CN107873107A

公开(公告)日：2018-04-03

申请号：CN201680032205.5

申请日：2016-06-03

Applicant: 应用材料公司

Inventor： 于敏锐 ,  马楷 ,  托马斯·权 ,  考施·K·辛格 ,  平尔萱

IPC: H01L21/285 ,  H01L21/768 ,  H01L23/532 ,  C23C28/00 ,  C23C14/06 ,  C23C16/40

CPC classification number: H01L23/53266 ,  C23C14/0641 ,  C23C16/401 ,  C23C28/322 ,  C23C28/34 ,  C23C28/345 ,  H01L21/76838 ,  H01L21/28556 ,  H01L21/2855 ,  H01L21/28568 ,  H01L21/76841 ,  H01L21/76886

Abstract: 本公开内容提供形成于基板上的膜堆叠结构和在基板上形成膜堆叠结构的方法。在一个实施方式中，在基板上形成膜堆叠结构的方法包括：于形成在基板上的氧化物层上沉积第一粘合层和在第一粘合层上沉积金属层，其中第一粘合层和金属层形成应力中和结构。

公开(公告)号：CN103681285B

公开(公告)日：2017-11-21

申请号：CN201310102336.4

申请日：2013-03-27

Applicant: 爱思开海力士有限公司

Inventor： 姜东均

IPC: H01L21/28 ,  H01L21/768 ,  H01L29/49

CPC classification number: H01L21/76841 ,  C23C16/18 ,  C23C16/45542 ,  H01L21/28079 ,  H01L21/28562 ,  H01L21/76843 ,  H01L21/76876 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/53204 ,  H01L23/53266 ,  H01L27/10876 ,  H01L27/10885 ,  H01L29/4236 ,  H01L29/4958 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种形成具有降低的电阻率的无氟钨扩散阻挡层的方法、一种利用无氟钨扩散阻挡层的半导体器件，以及一种用于形成这样的半导体器件的方法。

公开(公告)号：CN104170070B

公开(公告)日：2017-11-10

申请号：CN201380013477.7

申请日：2013-08-05

Applicant: 积水化学工业株式会社

Inventor： 胁冈纱香 ,  中川弘章 ,  西村善雄 ,  定永周治郎

IPC: H01L21/60

CPC classification number: H01L24/29 ,  C08K9/06 ,  C09J163/00 ,  H01L21/563 ,  H01L21/76841 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/32 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/27003 ,  H01L2224/271 ,  H01L2224/27312 ,  H01L2224/2732 ,  H01L2224/27416 ,  H01L2224/27436 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29294 ,  H01L2224/29387 ,  H01L2224/2949 ,  H01L2224/32225 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/81444 ,  H01L2224/81801 ,  H01L2224/81815 ,  H01L2224/83091 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83203 ,  H01L2224/83204 ,  H01L2224/83855 ,  H01L2224/83862 ,  H01L2224/83907 ,  H01L2224/83986 ,  H01L2224/9205 ,  H01L2224/9211 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2924/0665 ,  H01L2924/12042 ,  H01L2924/20106 ,  H01L2924/3512 ,  H01L2924/3841 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/27 ,  H01L2924/05442 ,  H01L2924/00012

Abstract: 本发明的目的在于，提供能够通过抑制孔隙来实现高可靠性的半导体装置的制造方法。此外，本发明的目的还在于，提供在该半导体装置的制造方法中使用的倒装片安装用粘接剂。本发明的半导体装置的制造方法具有如下工序：工序1，使形成有突起电极的半导体芯片隔着粘接剂与基板对位，其中，所述突起电极具有由焊料形成的前端部；工序2，将上述半导体芯片加热到焊料熔点以上的温度，使上述半导体芯片的突起电极与上述基板的电极部熔融接合，同时使上述粘接剂临时粘接；以及工序3，在加压气氛下对上述粘接剂进行加热而除去孔隙，上述粘接剂利用差示扫描量热测定及小泽法所求出的活化能ΔE为100kJ/mol以下、于260℃经过2秒后的反应率为20％以下，于260℃经过4秒后的反应率为40％以下。

公开(公告)号：CN104718611B

公开(公告)日：2017-07-11

申请号：CN201380038752.0

申请日：2013-06-06

Applicant: 伊文萨思公司

Inventor： C·E·尤佐 ,  C·G·沃伊奇克 ,  T·卡斯基 ,  K·V·德塞 ,  魏怀亮 ,  C·米彻尔 ,  B·哈巴

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/00

CPC classification number: H01L23/34 ,  H01L21/76841 ,  H01L21/76883 ,  H01L21/76885 ,  H01L21/76898 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49811 ,  H01L23/49827 ,  H01L24/05 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/05567 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/1134 ,  H01L2224/1147 ,  H01L2224/13082 ,  H01L2224/13083 ,  H01L2224/13124 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13184 ,  H01L2224/13565 ,  H01L2224/32105 ,  H01L2924/00011 ,  H01L2924/01322 ,  H01L2924/07811 ,  H01L2924/12042 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/81805

Abstract: 部件10可包括衬底20和在开口30内延伸的导电通孔40。衬底20可具有第一和第二相对表面21、22。可在开口30的内壁32处露出介电材料60。导电通孔40可与第一表面21相邻地在开口30内限定释放沟道55。释放沟道55可在平行于第一表面21的平面P的方向D2上和所述第一表面21下方的5微米内与内壁32相距第一距离D1的边缘56，第一距离小于1微米和平面中的开口30的最大宽度的5％。边缘56可沿着内壁32延伸以跨越内壁的圆周的至少5％。

公开(公告)号：CN106887462A

公开(公告)日：2017-06-23

申请号：CN201611014865.9

申请日：2016-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7856 ,  H01L21/0214 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/02631 ,  H01L21/3065 ,  H01L21/31111 ,  H01L21/76841 ,  H01L21/76879 ,  H01L29/41791 ,  H01L29/42364 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 一种鳍状场效晶体管器件，包括衬底、至少一栅极堆叠结构、多个间隔物以及源极与漏极区域。栅极堆叠结构配置在衬底上，且多个间隔物配置在栅极堆叠结构的侧壁上。源极与漏极区域配置于衬底内，且分设在栅极堆叠结构的相对侧。具有接触开口的介电层配置在衬底的上方，并覆盖栅极堆叠结构。金属连接结构配置于接触开口内，并连接至源极与漏极区域，且黏着层夹置于接触开口以及位于接触开口内的金属连接结构之间。

公开(公告)号：CN106062922A

公开(公告)日：2016-10-26

申请号：CN201580009375.7

申请日：2015-02-16

Applicant: 信越化学工业株式会社

Inventor： 川合信 ,  小西繁

IPC: H01L21/02 ,  H01L27/12

CPC classification number: H01L27/1203 ,  B32B9/04 ,  B32B37/025 ,  B32B2255/20 ,  B32B2307/206 ,  B32B2313/00 ,  B32B2315/02 ,  B32B2315/08 ,  B32B2457/14 ,  C30B29/06 ,  C30B33/06 ,  H01L21/02002 ,  H01L21/0242 ,  H01L21/0245 ,  H01L21/02521 ,  H01L21/2007 ,  H01L21/76254 ,  H01L21/76841 ,  H01L21/76846 ,  H01L21/84 ,  H01L27/1218 ,  H01L29/66772 ,  H01L29/7812 ,  H01L29/78603

Abstract: 本发明涉及复合基板，是在热导率为5W/m·K以上并且体积电阻率为1×108Ω·cm以上的无机绝缘性烧结体基板11的至少表面具有单晶半导体薄膜13的复合基板，其中，在上述无机绝缘性烧结体基板11和单晶半导体薄膜13之间具有由多晶硅或非晶硅构成的硅被覆层12。根据本发明，即使是在对于可见光为不透明、导热性良好、而且高频区域中的损失小、并且价格低的陶瓷烧结体上设置了单晶硅薄膜的复合基板，也可以抑制来自烧结体的金属杂质污染，使特性提高。

公开(公告)号：CN103681612B

公开(公告)日：2016-08-31

申请号：CN201310030491.X

申请日：2013-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江祯斌 ,  王泓智 ,  李魁斌 ,  周其雨 ,  梁耀祥

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L23/52 ,  H01L21/76841 ,  H01L21/76865 ,  H01L21/76871 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 晶种层结构和方法。一种晶种层包括在通孔开口的底部上形成的底部晶种层部分、在通孔开口的侧壁的上部上形成的侧壁晶种层部分以及在底部晶种层部分和侧壁晶种层部分之间形成的拐角晶种层部分。侧壁晶种层部分具有第一厚度。拐角晶种层部分具有第二厚度，并且第二厚度大于第一厚度。

公开(公告)号：CN103489900B

公开(公告)日：2016-05-04

申请号：CN201310397184.5

申请日：2013-09-04

Applicant: 京东方科技集团股份有限公司

Inventor： 刘翔

IPC: H01L29/417 ,  H01L29/43 ,  H01L21/285 ,  H01L29/786 ,  H01L27/12

CPC classification number: H01L21/283 ,  H01L21/76841 ,  H01L21/76856 ,  H01L23/53238 ,  H01L27/1214 ,  H01L29/45 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种阻挡层及其制备方法、薄膜晶体管、阵列基板，涉及显示技术领域，当所述阻挡层用于薄膜晶体管时，能够阻挡Cu原子向其他层的扩散，从而减小了对薄膜晶体管性能的损害。所述一种阻挡层包括至少两层导电薄膜；其中，任一层所述导电薄膜中的晶界与相接触的另一层所述导电薄膜中的晶界相互错位排列。

公开(公告)号：CN105097845A

公开(公告)日：2015-11-25

申请号：CN201510523842.X

申请日：2015-08-24

Applicant: 京东方科技集团股份有限公司

Inventor： 刘威

IPC: H01L27/12 ,  H01L21/77

CPC classification number: H01L21/02304 ,  H01L21/02365 ,  H01L21/76841 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/127 ,  H01L27/1288 ,  H01L27/3262

Abstract: 本发明公开了一种阵列基板、其制作方法及显示装置，在阵列基板的制作方法中，由于层间介质层、源极、漏极和像素电极的图形是通过一次构图工艺形成的，因此，与现有的阵列基板需要在源极和漏极所在膜层与像素电极所在膜层之间设置钝化层且层间介质层、源极、漏极、钝化层和像素电极的图形的形成总共需要经过四次掩模的制作过程相比，可以减少掩模的次数，简化阵列基板的制作工艺。