-
公开(公告)号：CN119905456A
公开(公告)日：2025-04-29
申请号：CN202411512690.9
申请日：2024-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 提供了半导体结构及其形成方法。示例性方法包括：在衬底上方形成金属层；图案化金属层以形成其间具有沟槽的第一金属线和第二金属线；在沟槽的下部部分中沉积牺牲层；在牺牲层上形成第一介电层；在形成第一介电层之后，选择性去除牺牲层以在第一金属线和第二金属线之间形成空气间隙；以及在第一介电层上方和沟槽的上部部分中沉积第二介电层。
-
公开(公告)号：CN119400759A
公开(公告)日：2025-02-07
申请号：CN202411424812.9
申请日：2024-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/48 , H01L23/367 , H01L23/528 , H01L23/538 , H01L21/48 , H01L21/768
Abstract: 一些实施例涉及一种集成电路(IC)器件，其包括衬底、设置在衬底上并彼此分离的多个导电结构、以及设置在衬底上方并直接接触多个导电结构中的每个的至少一个电绝缘结构。至少一个电绝缘结构具有大于5瓦特每米开尔文(W/m‑K)的导热率。本申请的实施例还公开了一种形成集成电路器件的方法。
-
公开(公告)号：CN115602619A
公开(公告)日：2023-01-13
申请号：CN202210011778.7
申请日：2022-01-06
Applicant: 台湾积体电路制造股份有限公司(TW)
IPC: H01L21/768
Abstract: 一种半导体结构，包含其上具有导电结构的基板、第一介电层、导电特征件和第二介电层。所述第一介电层设置在所述基板上。所述导电特征件形成于所述第一介电层中，且电连接至所述导电结构。所述第二介电层形成于所述第一介电层上且邻近所述导电特征件设置。所述第一介电层和所述第二介电层是由不同的材料制成。
-
公开(公告)号：CN112151441A
公开(公告)日：2020-12-29
申请号：CN202010207023.5
申请日：2020-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234
Abstract: 提供集成电路装置及其形成方法。根据本发明实施例，此方法包括：提供一工件，包括位于一介电层中的一第一金属部件以及位于此第一金属部件上的一盖层；选择性地沉积一阻挡层于此盖层上；沉积一蚀刻停止层于此工件上；移除此阻挡层；以及沉积一第二金属部件于此工件上，使此第一金属部件电性耦合至此第二金属部件。此阻挡层防止此蚀刻停止层沉积于此盖层上。
-
公开(公告)号：CN110838466A
公开(公告)日：2020-02-25
申请号：CN201910750267.5
申请日：2019-08-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 该方法包括提供介电层；在介电层中形成金属线；在金属线上形成蚀刻停止层，其中，蚀刻停止层包括与羟基结合的金属原子；对蚀刻停止层实施处理工艺，用除氢以外的元素置换羟基中的氢；部分蚀刻蚀刻停止层以暴露金属线；以及在蚀刻停止层之上形成与金属线物理接触的导电部件。本发明的实施例还涉及半导体器件和形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN110660728A
公开(公告)日：2020-01-07
申请号：CN201910381213.6
申请日：2019-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/535
Abstract: 形成增进金属盖层的方法与结构包括形成多层金属内连线网络于基板上。在一些实施例中，多层金属内连线网络包括多个金属区。在一些例子中，介电区位于每一金属区之间。举例来说，金属盖层可沉积于每一金属区上。在一些实施例中，之后可选择性地沉积自组装单层于盖层上，而自组装单层选择性地形成于金属盖层上，而介电区实质上不具有自阻装单层。在多种例子中，在选择性地形成自组装单层于金属盖层上之后，可进行热制程，其中自组装单层在热制程时避免金属盖层扩散。
-
公开(公告)号：CN106653681B
公开(公告)日：2019-08-02
申请号：CN201610658813.9
申请日：2016-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
CPC classification number: H01L23/5226 , H01L21/0206 , H01L21/02071 , H01L21/02178 , H01L21/02181 , H01L21/02189 , H01L21/0228 , H01L21/31111 , H01L21/31144 , H01L21/76807 , H01L21/76811 , H01L21/76832 , H01L21/76834 , H01L21/7684 , H01L21/76877 , H01L21/76897 , H01L23/528 , H01L23/53228 , H01L23/53238 , H01L23/53295
Abstract: 本发明提供了方法，方法包括：提供具有第一介电材料层和被第一介电材料层的部分彼此横向隔开的第一导电部件的衬底；在第一介电材料层和第一导电部件上沉积第一蚀刻停止层，由此形成具有与第一介电材料层的部分自对准的富氧部分和与第一导电部件自对准的贫氧部分的第一蚀刻停止层；实施选择性去除工艺以选择性去除第一蚀刻停止层的贫氧部分；在第一导电部件和第一蚀刻停止层的富氧部分上形成第二蚀刻停止层；在第二蚀刻停止层上形成第二介电材料层；以及在第二介电材料层中形成导电结构。本发明实施例涉及自对准互连结构和方法。
-
公开(公告)号：CN106653681A
公开(公告)日：2017-05-10
申请号：CN201610658813.9
申请日：2016-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532
CPC classification number: H01L23/5226 , H01L21/0206 , H01L21/02071 , H01L21/02178 , H01L21/02181 , H01L21/02189 , H01L21/0228 , H01L21/31111 , H01L21/31144 , H01L21/76807 , H01L21/76811 , H01L21/76832 , H01L21/76834 , H01L21/7684 , H01L21/76877 , H01L21/76897 , H01L23/528 , H01L23/53228 , H01L23/53238 , H01L23/53295 , H01L21/76829 , H01L23/5329
Abstract: 本发明提供了方法，方法包括：提供具有第一介电材料层和被第一介电材料层的部分彼此横向隔开的第一导电部件的衬底；在第一介电材料层和第一导电部件上沉积第一蚀刻停止层，由此形成具有与第一介电材料层的部分自对准的富氧部分和与第一导电部件自对准的贫氧部分的第一蚀刻停止层；实施选择性去除工艺以选择性去除第一蚀刻停止层的贫氧部分；在第一导电部件和第一蚀刻停止层的富氧部分上形成第二蚀刻停止层；在第二蚀刻停止层上形成第二介电材料层；以及在第二介电材料层中形成导电结构。本发明实施例涉及自对准互连结构和方法。
-
公开(公告)号：CN115565967A
公开(公告)日：2023-01-03
申请号：CN202210916073.X
申请日：2022-08-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/367 , H01L23/48 , H01L21/48
Abstract: 本公开提出一种半导体结构。半导体结构包括具有与后侧表面相对的前侧表面的装置层。第一散热层沿着装置层的后侧表面设置。第二散热层位于装置层的前侧表面下方。第二散热层的热导率低于第一散热层的热导率。
-
公开(公告)号：CN115565939A
公开(公告)日：2023-01-03
申请号：CN202210915978.5
申请日：2022-08-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开的一些实施例涉及一种集成芯片，包括半导体基板及位于其上的介电层。一对金属线设置于介电层上，且彼此被一空腔横向隔开。阻障层结构沿着此对金属线最相邻的多个内侧壁延伸，使上述空腔由阻障层结构的多个内侧壁及介电层的顶表面所定义。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.061 seconds)
