公开(公告)号：CN114864555A

公开(公告)日：2022-08-05

申请号：CN202210044189.9

申请日：2022-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈世昌 ,  林琨翔 ,  李政键

IPC: H01L23/58 ,  H01L21/768

Abstract: 本公开提供一种半导体结构和其形成方法，半导体结构包括接触基板的硅穿孔和横向环绕硅穿孔的金属环结构。金属环结构包括排列成堆叠的一或多个金属环和夹于一或多个金属环之中的两邻近的金属环之间的一或多个金属通孔。金属环结构通过一或多个导电结构电性耦合至基板。

公开(公告)号：CN114765153A

公开(公告)日：2022-07-19

申请号：CN202210014819.8

申请日：2022-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张任远 ,  赖佳平 ,  陈世昌 ,  蔡子中 ,  李建璋

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/538 ,  H01L21/48

Abstract: 一种晶粒、半导体封装体与形成硅穿孔结构的方法，晶粒包含半导体基板、介电结构、互连结构、硅穿孔结构与硅穿孔阻障结构。半导体基板具有前侧与相对的背侧。介电结构可包含置于半导体基板的前侧上的基板氧化层与置于基板氧化层上的多个层间介电层。互连结构置于介电结构中。硅穿孔结构在垂直方向上从半导体基板的背侧延伸贯穿至半导体基板的前侧，使得硅穿孔结构的第一端部置于介电结构中。硅穿孔阻障结构可包含接触硅穿孔结构的第一端部的阻障线与第一密封环，第一密封环置于基板氧化层中并在横向上环绕硅穿孔结构，横向与垂直方向垂直。

公开(公告)号：CN100539150C

公开(公告)日：2009-09-09

申请号：CN200710088958.0

申请日：2007-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚亮吉 ,  金鹰 ,  陶宏远 ,  陈世昌 ,  梁孟松

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823443 ,  H01L21/28097 ,  H01L21/823835 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7833

Abstract: 本发明提供一种半导体装置及其制造方法，该半导体装置包括：一半导体基底，包括一第一有源区以及一第二有源区；一第一硅化结构，形成于该第一有源区，其中该第一硅化结构具有一第一金属浓度；以及一第二硅化结构，形成于该第二有源区，其中该第二硅化结构具有一第二金属浓度，该第二金属浓度不等于该第一金属浓度。本发明的半导体装置及其制造方法在简化整体CMOS制造工艺整合的同时，达到调整PMOS与NMOS装置之间功能的特性，并且本发明所揭示的技术也可在相同的集成电路中提供具有不同栅极高度的栅极。

公开(公告)号：CN101447448A

公开(公告)日：2009-06-03

申请号：CN200810098036.2

申请日：2008-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘兴伦 ,  林焕哲 ,  陈世昌

IPC: H01L21/768 ,  H01L21/311

CPC classification number: H01L21/76802 ,  H01L21/76831

Abstract: 本发明涉及一种在电介质层堆叠中蚀刻接触孔的方法。该方法可最小化接触孔与邻近的导电结构之间的桥接缺陷。衬底具有导电材料层与有源器件设置在其上。蚀刻终止层覆盖在元件与导电材料层上。接着提供层间电介质层与抗反射覆盖层。利用图形化的光刻胶，蚀刻一孔穿过电介质层堆叠。利用灰化来去除所有但不去除蚀刻终止层与层间电介质层。沉积隔离衬层在层间电介质层、孔的侧壁表面与蚀刻终止层的暴露上表面上。另一个蚀刻去除位于蚀刻终止层的暴露上表面上的隔离衬层，并去除下方的蚀刻终止层，以暴露出导电材料层的上表面。

公开(公告)号：CN100481335C

公开(公告)日：2009-04-22

申请号：CN200610003147.1

申请日：2006-02-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚亮吉 ,  杨铭和 ,  陈世昌 ,  梁孟松

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/31 ,  H01L21/02

CPC classification number: H01L21/28185 ,  H01L21/268 ,  H01L29/513 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6659

Abstract: 本发明提供一种半导体元件的制造方法，具体涉及一种使用激光瞬间退火制造半导体元件的方法，包括提供一具有一表面的半导体基底，形成一栅极介电层于半导体基底的表面上，对栅极介电层进行一激光退火制程，在激光瞬间退火制程之后，图形化栅极介电层且至少形成一栅极介电结构。之后，形成一源极和漏极区以形成一晶体管，并通过连接源极和漏极区以形成一电容器。本发明所述半导体元件的制造方法，在较少的聚集性、扩散性和热预算成本下，对栅极介电层或电容器介电层进行退火，以得到较佳的电性。

公开(公告)号：CN101165898A

公开(公告)日：2008-04-23

申请号：CN200710088958.0

申请日：2007-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚亮吉 ,  金鹰 ,  陶宏远 ,  陈世昌 ,  梁孟松

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823443 ,  H01L21/28097 ,  H01L21/823835 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7833

Abstract: 本发明提供一种半导体装置及其制造方法，该半导体装置包括：一半导体基底，包括一第一有源区以及一第二有源区；一第一硅化结构，形成于该第一有源区，其中该第一硅化结构具有一第一金属浓度；以及一第二硅化结构，形成于该第二有源区，其中该第二硅化结构具有一第二金属浓度，该第二金属浓度不等于该第一金属浓度。本发明的半导体装置及其制造方法在简化整体CMOS制造工艺整合的同时，达到调整PMOS与NMOS装置之间功能的特性，并且本发明所揭示的技术也可在相同的集成电路中提供具有不同栅极高度的栅极。

公开(公告)号：CN101087003A

公开(公告)日：2007-12-12

申请号：CN200710110251.5

申请日：2007-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 顾克强 ,  聂俊峰 ,  黄立平 ,  王志强 ,  陈建豪 ,  张绚 ,  王立廷 ,  李资良 ,  陈世昌

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的半导体元件具有半导体衬底；栅极堆叠，位于半导体衬底上；n型轻掺杂源/漏极区，位于半导体衬底中且邻接栅极堆叠，其中n型轻掺杂源/漏极区包括n型杂质；n型重掺杂源/漏极区，位于半导体衬底中且邻接栅极堆叠，其中该n型重掺杂源/漏极区包括n型杂质；预先非晶态注入区，位于半导体衬底中，其中预先非晶态注入区包括后注入区；以及间隙阻挡区，位于半导体衬底中，其中间隙阻挡区的深度大于n型轻掺杂源/漏极区的深度，但小于后注入区的深度。由于本发明的间隙阻挡区位于后注入区与轻掺杂源/漏极区之间，可降低轻掺杂源/漏极区中磷扩散的问题。此外，因为磷具有高活化率，因此MOS元件具有低片电阻。

公开(公告)号：CN1892998A

公开(公告)日：2007-01-10

申请号：CN200510136575.7

申请日：2005-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建豪 ,  聂俊峰 ,  李资良 ,  陈世昌 ,  梁孟松

IPC: H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/76829 ,  H01L21/26506 ,  H01L21/324 ,  H01L21/76828 ,  H01L21/823412 ,  H01L21/82345 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明提供一种形成半导体结构或元件的方法。先提供一基底。一栅电极接着形成于该基底上。一源/漏极区形成于该基底。一非晶区形成于该栅电极与该源/漏极区的一上部分。一应力盖层形成于该非晶区上。对该非晶区进行极速退火，并使该非晶区结晶。该应力盖层大致全部移除。本发明所述形成半导体结构或元件的方法，可提供金属氧化物半导体元件的沟道区适当的应力。

公开(公告)号：CN1881563A

公开(公告)日：2006-12-20

申请号：CN200510124043.1

申请日：2005-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁孟松 ,  陈建豪 ,  聂俊峰 ,  蔡邦彦 ,  李资良 ,  陈世昌

IPC: H01L21/82 ,  H01L21/8232 ,  H01L21/336 ,  H01L21/268 ,  H01L27/02 ,  H01L27/088 ,  H01L29/78

CPC classification number: H01L21/823412 ,  H01L21/7624 ,  H01L21/823468 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明提供一种半导体结构以及形成半导体晶体管的方法，该半导体结构包含有一基底、以及一应力层。该基底具有一第一元件区与一第二元件区。该应力层于该第一元件区与该第二元件区上。该应力层在该第一元件区内有一第一部分，具有一第一应力。该应力层在该第二元件区内有一第二部分，具有一第二应力。该第一跟该第二应力大致上不同。该第一跟该第二应力其中之一是由被一极速退火制程所产生，且该极速退火制程的热处理时间少于一秒。本发明所述的半导体结构以及形成半导体晶体管的方法，利用对于不同元件进行极速退火制程，就可以依照元件的需求，给予不同的应力。而且，以低温形成的侧壁子所带有的缺点也被克服了。

公开(公告)号：CN1286147C

公开(公告)日：2006-11-22

申请号：CN02131671.6

申请日：2002-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚亮吉 ,  张添智 ,  林俊杰 ,  陈世昌 ,  梁孟松

IPC: H01L21/00

Abstract: 本发明提供一可减小位错缺陷的多层结构，根据本发明的结构，首先是于硅基板上，形成一多层结构，此多层结构是以锗化硅层与硅层交替形成于硅基板上，利用多层结构将位错局限于一区域中，接着在于其上形成一厚锗化硅层和一薄硅层，由于位错缺陷已被局限于多层结构中，因此薄硅层结构的位错缺陷可大幅降低。