-
公开(公告)号：CN109626620A
公开(公告)日：2019-04-16
申请号：CN201910149581.8
申请日：2019-02-28
Applicant: 吉林建筑大学
IPC: C02F9/02
CPC classification number: C02F9/00 , C02F1/001 , C02F1/38 , C02F1/44 , C02F2209/001 , C02F2209/003 , C02F2301/043
Abstract: 本发明公开了一种基于半导体膜的废水处理系统，包括：调节池，其用于调节废水的水质和水量；废水暂存池，其进水口与所述调节池的出水口连通；离心机，其进水口与所述废水暂存池的出水口连通；纸带过滤器，其进水口与所述离心机的出水口连通；储料罐，其进水口与所述纸带过滤器的出水口连通；半导体膜过滤器，其进水口与所述储料罐的出水口连通；清液罐，其与所述半导体膜过滤器的出水口连通；浓液罐，其用于接收半导体膜过滤器中浓缩废水；其中，所述废水暂存池与离心机之间设有第一输送泵，储料罐与所述半导体膜过滤器之间设置有第二输送泵。本发明还公开了一种基于半导体膜的废水处理系统的控制方法。
-
公开(公告)号：CN110379716A
公开(公告)日：2019-10-25
申请号：CN201910670628.5
申请日：2019-07-24
Applicant: 吉林建筑大学
Abstract: 本发明公开一种蛋白质基底上氧化锌基薄膜晶体管制备方法，包括步骤：1：配置得到蛋白质溶液；步骤2：将蛋白质溶液滴于平整的聚对苯二甲酸乙二酯塑料板上，待溶剂挥发后，干燥脱板获得可降解的圆形蛋白质基底薄膜；步骤3：在所述蛋白质基底薄膜上覆盖第一掩模板，蒸镀铝薄膜，形成栅电极；步骤4：在所述栅电极上覆盖第二掩模板，溅射沉积HfO2绝缘层薄膜；其中，靶溅射功率为140～160W，温度为85～95℃，压力7.5～8.5mtorr，Ar/O2为8.5:1～9.5:1，沉积时间为1.5～2.5h，HfO2绝缘层薄膜厚度为190～210nm；步骤5：在所述绝缘层薄膜上覆盖第三掩模板，溅射沉积锡掺杂氧化锌有源层薄膜；步骤6：在所述有源层薄膜上覆盖第四掩膜板，蒸镀源极和漏极后，获得可降解薄膜晶体管。
-
公开(公告)号：CN110379716B
公开(公告)日：2021-08-20
申请号：CN201910670628.5
申请日：2019-07-24
Applicant: 吉林建筑大学
Abstract: 本发明公开一种蛋白质基底上氧化锌基薄膜晶体管制备方法，包括步骤：1：配置得到蛋白质溶液；步骤2：将蛋白质溶液滴于平整的聚对苯二甲酸乙二酯塑料板上，待溶剂挥发后，干燥脱板获得可降解的圆形蛋白质基底薄膜；步骤3：在所述蛋白质基底薄膜上覆盖第一掩膜板，蒸镀铝薄膜，形成栅电极；步骤4：在所述栅电极上覆盖第二掩膜板，溅射沉积HfO2绝缘层薄膜；其中，靶溅射功率为140～160W，温度为85～95℃，压力7.5～8.5mtorr，Ar/O2为8.5:1～9.5:1，沉积时间为1.5～2.5h，HfO2绝缘层薄膜厚度为190～210nm；步骤5：在所述绝缘层薄膜上覆盖第三掩膜板，溅射沉积锡掺杂氧化锌有源层薄膜；步骤6：在所述有源层薄膜上覆盖第四掩膜板，蒸镀源极和漏极后，获得可降解薄膜晶体管。
-
公开(公告)号：CN110335820B
公开(公告)日：2021-04-16
申请号：CN201910623620.3
申请日：2019-07-11
Applicant: 吉林建筑大学
IPC: H01L21/34 , H01L29/786
Abstract: 本发明公开了蛋白质基底上p型薄膜晶体管制备方法，包括：步骤一、将带有源漏电极图案的掩模板覆盖于可溶的硬质基底上，进行源漏电极材料沉积，得源漏电极基底；步骤二、将带有有源层图案的掩模板覆盖于所述源漏电极基底之上，进行有源层材料沉积，得有源层基底；步骤三、将所述有源层基底沉积绝缘层，得绝缘层基底；蒸镀铝薄膜，得初级器件并进行退火处理；步骤四、将蛋白质溶液涂覆于所述初级器件表面，待溶剂挥发后，得到蛋白质薄膜覆盖器件；步骤五、将所述蛋白质薄膜覆盖器件置于水中，使所述硬质基底溶解后，得到可降解薄膜晶体管器件。
-
Patent Agency Ranking
公开(公告)号：CN110369840A
公开(公告)日：2019-10-25
申请号：CN201910676145.6
申请日：2019-07-25
Applicant: 吉林建筑大学
Abstract: 本发明公开了一种微电子器件封装焊接机，包括：底板；顶板，其设置在所述底板上方；输送带，其可拆卸设置在所述底板上，能够运送微电子器件的底座和封盖；定位架，可旋转支撑在所述底板上，位于所述输送带一侧，能够定位和固定微电子器件的底座；第一伸缩架，其一端可拆卸连接所述顶板；焊接枪，其连接所述第一伸缩架另一端，并与所述定位架同轴设置；第二伸缩架，其一端可拆卸连接所述顶板；封装架，其连接所述第二伸缩架另一端，能够夹持所述微电子器件的封盖，利用输送架将封装底座和封装盖，输送至焊接枪和封装架工位进行封装，无需人力干预，且可同时输送多个待封装件，生产效率高，本发明还公开了一种微电子器件封装焊接机。
-
公开(公告)号：CN109994559A
公开(公告)日：2019-07-09
申请号：CN201910249023.9
申请日：2019-03-29
Applicant: 吉林建筑大学
IPC: H01L31/032 , H01L31/18 , H01L31/20 , H01L21/363
Abstract: 本发明公开了一种半导体氧化膜，所述氧化物半导体膜由纳米晶氧化物或非晶氧化物构成，其中所述氧化物半导体膜中以氧化物的形式含有铟、钨、锌和镓；并且，还含有氢；所述氧化物半导体膜中各金属元素相对于全部金属元素的合计(In+Ga+Zn+W)的比例为In：20～50原子％、Ga：8～25原子％、Zn：20～50原子％和W：10～30原子％。本发明提供了一种半导体氧化膜，其具有优异的阈值电压和场效应迁移率。本发明还提供了一种半导体氧化膜的制备方法，其能够制备出具有良好场效应迁移率的半导体氧化膜。本发明还通过对制备工艺中热处理的温度控制，来提高制备出的半导体氧化膜的迁移率性能。
-
公开(公告)号：CN110369840B
公开(公告)日：2021-11-19
申请号：CN201910676145.6
申请日：2019-07-25
Applicant: 吉林建筑大学
Abstract: 本发明公开了一种微电子器件封装焊接机，包括：底板；顶板，其设置在所述底板上方；输送带，其可拆卸设置在所述底板上，能够运送微电子器件的底座和封盖；定位架，可旋转支撑在所述底板上，位于所述输送带一侧，能够定位和固定微电子器件的底座；第一伸缩架，其一端可拆卸连接所述顶板；焊接枪，其连接所述第一伸缩架另一端，并与所述定位架同轴设置；第二伸缩架，其一端可拆卸连接所述顶板；封装架，其连接所述第二伸缩架另一端，能够夹持所述微电子器件的封盖，利用输送架将封装底座和封装盖，输送至焊接枪和封装架工位进行封装，无需人力干预，且可同时输送多个待封装件，生产效率高，本发明还公开了一种微电子器件封装焊接机。
-
公开(公告)号：CN109994559B
公开(公告)日：2021-07-23
申请号：CN201910249023.9
申请日：2019-03-29
Applicant: 吉林建筑大学
IPC: H01L31/032 , H01L31/18 , H01L31/20 , H01L21/363
Abstract: 本发明公开了一种半导体氧化膜，所述氧化物半导体膜由纳米晶氧化物或非晶氧化物构成，其中所述氧化物半导体膜中以氧化物的形式含有铟、钨、锌和镓；并且，还含有氢；所述氧化物半导体膜中各金属元素相对于全部金属元素的合计(In+Ga+Zn+W)的比例为In：20～50原子％、Ga：8～25原子％、Zn：20～50原子％和W：10～30原子％。本发明提供了一种半导体氧化膜，其具有优异的阈值电压和场效应迁移率。本发明还提供了一种半导体氧化膜的制备方法，其能够制备出具有良好场效应迁移率的半导体氧化膜。本发明还通过对制备工艺中热处理的温度控制，来提高制备出的半导体氧化膜的迁移率性能。
-
公开(公告)号：CN110335820A
公开(公告)日：2019-10-15
申请号：CN201910623620.3
申请日：2019-07-11
Applicant: 吉林建筑大学
IPC: H01L21/34 , H01L29/786
Abstract: 本发明公开了蛋白质基底上p型薄膜晶体管制备方法，包括：步骤一、将带有源漏电极图案的掩模板覆盖于可溶的硬质基底上，进行源漏电极材料沉积，得源漏电极基底；步骤二、将带有有源层图案的掩模板覆盖于所述源漏电极基底之上，进行有源层材料沉积，得有源层基底；步骤三、将所述有源层基底沉积绝缘层，得绝缘层基底；蒸镀铝薄膜，得初级器件并进行退火处理；步骤四、将蛋白质溶液涂覆于所述初级器件表面，待溶剂挥发后，得到蛋白质薄膜覆盖器件；步骤五、将所述蛋白质薄膜覆盖器件置于水中，使所述硬质基底溶解后，得到可降解薄膜晶体管器件。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.029 seconds)
