公开(公告)号：CN112703512A

公开(公告)日：2021-04-23

申请号：CN201980060639.X

申请日：2019-08-28

Applicant: 国际商业机器公司

Inventor： 邵东兵 ,  M·桑德贝格 ,  M·布林克

IPC: G06N10/00 ,  G06N5/00 ,  G06F30/30

Abstract: 提出了设计用于具体应用程序或算法的应用程序或算法专用的量子计算电路的技术。设计组件可以包括提取器组件，该提取器组件可以基于应用程序或者算法的分析来提取确定为满足必须在量子电路设计中使用彼此之间的直接连接的已定义的阈值电位的量子位对；设计管理组件(DMC)可基于与量子位对相关的特征分析确定用于应用程序或者算法的量子电路的电路设计。DMC可以通过加权方案和特征对量子位对进行分类，包括影响下游量子位的数量、量子位对之间的二量子位门操作的数量和/或量子位对是否影响测量。基于分类，DMC会选择排序最高的量子位对来分配直接连接。

公开(公告)号：CN110651329A

公开(公告)日：2020-01-03

申请号：CN201780090614.5

申请日：2017-11-28

Applicant: 国际商业机器公司

Inventor： S·罗森布拉特 ,  J·B·赫茨伯格 ,  M·布林克

IPC: G11C11/44 ,  H04L9/00

Abstract: 一种技术涉及超导芯片。每个谐振单元包括约瑟夫森结。谐振单元具有谐振频率，其差异基于约瑟夫森结的变化。传输介质耦合到谐振单元，并且传输介质被配置为输出谐振频率的序列作为芯片的标识。

公开(公告)号：CN103946975B

公开(公告)日：2016-08-17

申请号：CN201280050854.X

申请日：2012-10-25

Applicant: 国际商业机器公司 ,  日本瑞翁株式会社

Inventor： M·布林克 ,  R·L·布鲁斯 ,  S·U·恩格尔曼 ,  N·C·M·富勒 ,  宫副裕之 ,  中村昌洋

IPC: H01L23/48

CPC classification number: H01L23/53295 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/3212 ,  H01L21/76802 ,  H01L21/76813 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/5226 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在衬底上形成自下而上包括含氮电介质层、互连层面电介质材料层和硬掩模层的叠层。通过蚀刻图形化所述硬掩模层和互连层面电介质材料层。采用图形化的硬掩模材料作为蚀刻掩模，通过穿透性的各向异性蚀刻图形化所述含氮电介质层，该各向异性蚀刻使用含氟代烃的等离子体穿透所述含氮电介质层。用于产生所述含氟代烃的等离子体的氟代烃气体产生富碳的聚合物残留物，该残留物与所述含氮电介质层反应以形成挥发性化合物。等离子体能量可以被降低到100eV以下，从而减少了对互连层面电介质材料层的物理暴露表面的损伤。

公开(公告)号：CN111373556B

公开(公告)日：2024-04-09

申请号：CN201880075199.0

申请日：2018-11-09

Applicant: 国际商业机器公司

Inventor： S·罗森布拉特 ,  J·奥尔卡特 ,  M·桑德贝格 ,  M·布林克 ,  V·亚迪加 ,  N·T·布朗

IPC: H10N60/01 ,  H10N60/12 ,  H10N60/80 ,  G06N10/00

Abstract: 当量子位在第一芯片上形成并且光学透射路径在第二芯片上形成时，形成量子位(量子位)倒装芯片组件。使用焊料凸块接合两个芯片。光学透射路径提供对第一芯片上的量子位的光学访问。

公开(公告)号：CN111279497B

公开(公告)日：2023-12-26

申请号：CN201780096306.3

申请日：2017-12-21

Applicant: 国际商业机器公司

Inventor： S·罗森布拉特 ,  M·布林克 ,  B·特里姆

IPC: H10N60/01

Abstract: 一种涉及校正由连续阴影掩模蒸发产生的两个膜之间的重叠的面积的技术。执行以下至少一个过程：使用软件工具校正原始布局中的设计特征以生成校正后的布局，使得校正后的布局修改设计特征的形状；以及使用光刻工具校正原始布局中的设计特征以生成校正后的布局，使得校正后的布局修改设计特征的形状。使用光刻工具根据校正后的布局在晶片上的位置处图案化设计特征的修改后的形状。通过初始阴影掩模蒸发来沉积第一膜，并且通过后续阴影掩模蒸发来沉积第二膜，以在晶片上的位置处产生校正后的结，使得第一膜和第二膜具有重叠。

公开(公告)号：CN116210371A

公开(公告)日：2023-06-02

申请号：CN202180059054.3

申请日：2021-07-19

Applicant: 国际商业机器公司

Inventor： B·威莫尔 ,  C·劳吴艾 ,  M·布林克

IPC: H10N60/80 ,  H10N60/01

Abstract: 一种制造超导体器件的方法，包括在所述衬底的顶部上提供第一金属层。拒绝所述第一金属层的顶表面的氧化。在所述第一金属层的顶部上沉积第二金属层。在所述第一金属层与所述第二金属层之间产生了所述第一金属层与所述第二金属层的超导合金。在所述超导合金与该第一金属层之间没有氧化物层。

公开(公告)号：CN113711245A

公开(公告)日：2021-11-26

申请号：CN202080028974.4

申请日：2020-04-15

Applicant: 国际商业机器公司

Inventor： 邵东兵 ,  M·布林克 ,  F·索尔根 ,  J·B·赫兹博格

IPC: G06N10/00 ,  B82Y10/00 ,  H01L39/22

Abstract: 一种量子计算装置包括具有第一衬底和设置在所述第一衬底上的一个或多个量子位的第一芯片。所述一个或多个量子位中的每一个具有相关联的谐振频率。该量子计算装置进一步包括第二芯片，该第二芯片具有第二衬底和与该一个或多个量子位相对地布置在该第二衬底上的至少一个导电表面。所述至少一个导电表面具有被配置成将与所述一个或多个量子位中的至少一个相关联的所述谐振频率调整到确定的频率调整值的至少一个尺寸。

公开(公告)号：CN113056752A

公开(公告)日：2021-06-29

申请号：CN201980076319.3

申请日：2019-11-20

Applicant: 国际商业机器公司

Inventor： M·布林克 ,  H·巴罗斯基 ,  A·弗里斯齐

IPC: G06N10/00

Abstract: 量子位调谐装置的一个实施例包括被配置为产生磁场的第一层，该第一层包括一种在低温温度范围内展现超导性的材料。在一个实施例中，该量子位调谐装置包括量子处理器芯片的量子位，其中该第一层被配置为与该量子位磁性地相互作用，从而使得该第一层的第一磁通量通过第一频移值引起该量子位的第一谐振频率的第一变化。

公开(公告)号：CN111279497A

公开(公告)日：2020-06-12

申请号：CN201780096306.3

申请日：2017-12-21

Applicant: 国际商业机器公司

Inventor： S·罗森布拉特 ,  M·布林克 ,  B·特里姆

IPC: H01L39/24

Abstract: 一种涉及校正由连续阴影掩模蒸发产生的两个膜之间的重叠的面积的技术。执行以下至少一个过程：使用软件工具校正原始布局中的设计特征以生成校正后的布局，使得校正后的布局修改设计特征的形状；以及使用光刻工具校正原始布局中的设计特征以生成校正后的布局，使得校正后的布局修改设计特征的形状。使用光刻工具根据校正后的布局在晶片上的位置处图案化设计特征的修改后的形状。通过初始阴影掩模蒸发来沉积第一膜，并且通过后续阴影掩模蒸发来沉积第二膜，以在晶片上的位置处产生校正后的结，使得第一膜和第二膜具有重叠。

公开(公告)号：CN113168579B

公开(公告)日：2025-05-02

申请号：CN201980076405.4

申请日：2019-11-20

Applicant: 国际商业机器公司

Inventor： A·弗里斯齐 ,  H·巴罗斯基 ,  M·布林克

IPC: G06N10/00

Abstract: 一种用于量子位调谐的方法的实施例包括通过第一层的一部分产生第一磁场，该第一层包括一种在低温温度范围内展现超导性的材料，该第一层的该部分高于临界温度。在实施例中，该方法包括将第一层的该部分至少冷却至临界温度。在实施例中，该方法包括响应于将第一层的该部分至少冷却至临界温度而产生第二磁场，该第二磁场与量子处理器芯片的量子位磁性地相互作用，这样使得该第一层的第一磁通量通过第一频移值引起该量子位的第一谐振频率的第一变化。