-
公开(公告)号:CN1507047A
公开(公告)日:2004-06-23
申请号:CN03178621.9
申请日:2003-07-17
Applicant: 国际商业机器公司
IPC: H01L23/532 , H01L21/768 , H01L21/3205 , H01L21/31
CPC classification number: H01L21/76843 , H01L21/76838 , H01L21/76849 , H01L21/76867 , H01L21/76873 , H01L21/76874 , H01L23/53238 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 在集成电路技术中,提供了例如铜的金属的电迁移和扩散敏感导体及其加工程序,其中在平整化的化学机械加工的界面处,在可选择的低Keff介质材料的用一种材料围绕的区中定位该导体金属。选择所述一种材料以便防止外扩散并且作为膜形成厚度帽的源,该膜形成厚度帽将形成在导体金属上和/或起到催化层的作用,用于CoWP成帽层的化学选择淀积。
-
公开(公告)号:CN101548362B
公开(公告)日:2012-10-03
申请号:CN200680002276.7
申请日:2006-01-12
Applicant: 国际商业机器公司
CPC classification number: H01L21/76834 , C23C16/30 , C23C16/56 , H01L21/02126 , H01L21/02203 , H01L21/02274 , H01L21/02282 , H01L21/02348 , H01L21/3105 , H01L21/31058 , H01L21/31633 , H01L21/76801 , H01L21/76825 , H01L21/76828 , H01L21/76829 , H01L21/76832 , Y10T428/249953 , Y10T428/249969 , Y10T428/249979
Abstract: 本发明描述了一种用于制造具有受控的双轴应力的超低介电常数层的方法,所述方法包括以下步骤:通过PECVD和旋涂中的一种形成包含Si、C、O和H的层,并且在包含均小于10ppm的非常低浓度的氧气和水的环境中固化所述膜。还通过使用所述方法描述了一种具有不大于2.8的介电常数的材料。本发明克服了形成具有小于46MPa的低双轴应力的膜的问题。
-
公开(公告)号:CN101681890A
公开(公告)日:2010-03-24
申请号:CN200880015377.7
申请日:2008-04-29
Applicant: 国际商业机器公司
IPC: H01L23/10
CPC classification number: H01L29/0657 , H01L21/563 , H01L21/78 , H01L23/5329 , H01L23/562 , H01L23/585 , H01L24/90 , H01L2224/73203 , H01L2224/90 , H01L2924/01019 , H01L2924/01079 , H01L2924/10253 , H01L2924/13091 , H01L2924/14 , H01L2924/18301 , H01L2924/00
Abstract: 一种半导体产品包括具有顶表面和底表面并包括半导体芯片的半导体衬底。半导体衬底具有顶表面和周界。阻挡结构形成于周界内的芯片上。极深隔离沟槽(UDIT)切入芯片顶表面中且在其中向下延伸到周界与阻挡层之间。在形成阻挡层和UDIT之前,在衬底上形成具有低k的pSiCOH介电层与硬掩模层的ILD结构。在UDIT的外侧,ILD结构的互连结构被向下凹陷到衬底。
-
公开(公告)号:CN101681890B
公开(公告)日:2012-07-18
申请号:CN200880015377.7
申请日:2008-04-29
Applicant: 国际商业机器公司
IPC: H01L23/10
CPC classification number: H01L29/0657 , H01L21/563 , H01L21/78 , H01L23/5329 , H01L23/562 , H01L23/585 , H01L24/90 , H01L2224/73203 , H01L2224/90 , H01L2924/01019 , H01L2924/01079 , H01L2924/10253 , H01L2924/13091 , H01L2924/14 , H01L2924/18301 , H01L2924/00
Abstract: 一种半导体产品包括具有顶表面和底表面并包括半导体芯片的半导体衬底。半导体衬底具有顶表面和周界。阻挡结构形成于周界内的芯片上。极深隔离沟槽(UDIT)切入芯片顶表面中且在其中向下延伸到周界与阻挡层之间。在形成阻挡层和UDIT之前,在衬底上形成具有低k的pSiCOH介电层与硬掩模层的ILD结构。在UDIT的外侧,ILD结构的互连结构被向下凹陷到衬底。
-
公开(公告)号:CN101548362A
公开(公告)日:2009-09-30
申请号:CN200680002276.7
申请日:2006-01-12
Applicant: 国际商业机器公司
CPC classification number: H01L21/76834 , C23C16/30 , C23C16/56 , H01L21/02126 , H01L21/02203 , H01L21/02274 , H01L21/02282 , H01L21/02348 , H01L21/3105 , H01L21/31058 , H01L21/31633 , H01L21/76801 , H01L21/76825 , H01L21/76828 , H01L21/76829 , H01L21/76832 , Y10T428/249953 , Y10T428/249969 , Y10T428/249979
Abstract: 本发明描述了一种用于制造具有受控的双轴应力的超低介电常数层的方法,所述方法包括以下步骤:通过PECVD和旋涂中的一种形成包含Si、C、O和H的层,并且在包含均小于10ppm的非常低浓度的氧气和水的环境中固化所述膜。还通过使用所述方法描述了一种具有不大于2.8的介电常数的材料。本发明克服了形成具有小于46MPa的低双轴应力的膜的问题。
-
公开(公告)号:CN1295786C
公开(公告)日:2007-01-17
申请号:CN03178621.9
申请日:2003-07-17
Applicant: 国际商业机器公司
IPC: H01L23/532 , H01L21/768 , H01L21/3205 , H01L21/31
CPC classification number: H01L21/76843 , H01L21/76838 , H01L21/76849 , H01L21/76867 , H01L21/76873 , H01L21/76874 , H01L23/53238 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 在集成电路技术中,提供了例如铜的金属的电迁移和扩散敏感导体及其加工程序,其中在平整化的化学机械加工的界面处,在可选择的低Keff介质材料的用一种材料围绕的区中定位该导体金属。选择所述一种材料以便防止外扩散并且作为膜形成厚度帽的源,该膜形成厚度帽将形成在导体金属上和/或起到催化层的作用,用于CoWP成帽层的化学选择淀积。
-
-
-
-
-