-
公开(公告)号:CN101996920A
公开(公告)日:2011-03-30
申请号:CN201010260783.9
申请日:2010-08-19
Applicant: 夏普株式会社
IPC: H01L21/76
CPC classification number: H01L21/76224 , H01L29/78
Abstract: 本发明涉及半导体装置的制造方法及半导体装置,特别是涉及一种能够形成特性良好的高耐压晶体管的元件隔离膜的形成方法。首先在基板上预先形成栅极氧化膜(102),然后在其上形成CMP阻挡膜(104)后,对栅极氧化膜和CMP阻挡膜进行蚀刻,通过蚀刻半导体基板形成沟槽(108)。另外,在以场绝缘膜填充沟槽内部之前,在沟槽内壁上形成衬垫绝缘膜(112),利用衬垫绝缘膜掩埋CMP阻挡膜下方的栅极氧化膜侧面的凹陷部分,由此能够抑制在栅极氧化膜侧方的元件隔离膜上形成空隙。
-
公开(公告)号:CN105849868B
公开(公告)日:2018-05-25
申请号:CN201580003367.1
申请日:2015-01-06
Applicant: 夏普株式会社
IPC: H01L21/205 , C30B29/38 , H01L21/338 , H01L29/778 , H01L29/812
CPC classification number: H01L29/7786 , C30B29/38 , H01L21/02381 , H01L21/02433 , H01L21/02458 , H01L21/02505 , H01L21/0254 , H01L21/0262 , H01L29/045 , H01L29/2003 , H01L29/205 , H01L29/66462
Abstract: 氮化物半导体层叠体包括:将从(111)面以0度以上4.0度以下的偏离角倾斜的面作为主面的Si衬底(101、201、301、401、1101);和形成在Si衬底(101、201、301、401、1101)上的氮化物半导体层(110、210、310、410、1102、1103、1104、1105、1106、1107)。
-
公开(公告)号:CN101199023A
公开(公告)日:2008-06-11
申请号:CN200680021571.7
申请日:2006-05-01
Applicant: 夏普株式会社
IPC: G11C13/00
CPC classification number: G11C13/00 , G11C13/0023 , G11C13/0069 , G11C2013/009 , G11C2213/77
Abstract: 本发明提供一种矫正由因为在存储器单元阵列内的位置差异所产生的布线长度的差异而引起的施加到可变电阻元件上的有效电压的不均匀,能够抑制存储器单元间的可变电阻元件的电阻变化特性的偏差的半导体存储装置。本发明的半导体存储装置(1)具有存储器单元阵列(100),所述存储器单元阵列(100)将同一行的存储器单元与共通的字线连接,将同一列的存储器单元与共通的位线连接,构成具有可变电阻元件的存储器单元,上述半导体存储装置(1)在规定的存储器工作时,基于选择存储器单元的存储器单元阵列(100)内的配置点,调整施加到选择字线和选择位线的至少某一方的端部上的电压脉冲的电压幅值,使得施加到成为写入或消去对象的选择存储器单元的可变电阻元件上的电压脉冲的有效电压幅值与存储器单元阵列(100)内的配置点无关,收束在一定范围内。
-
公开(公告)号:CN1447457A
公开(公告)日:2003-10-08
申请号:CN03108292.0
申请日:2003-03-27
Applicant: 夏普株式会社
CPC classification number: G11C13/0007 , G06N3/063 , G11C11/54 , G11C2213/31
Abstract: 由可变电阻11-1至11-n构成的加权装置对输入信号进行加权,每个可变电阻由具有包含锰的钙钛矿结构的氧化物制成,该材料在室温下根据施加的脉冲电压的累加次数改变其阻值,并且能够以非易失性方式保持其阻值。然后,加权后的信号输入到运算单元12。作为每个可变电阻11-1至11-n的氧化物薄膜根据施加的脉冲电压的累加次数改变其阻值,并且在电源被切断后也能够以非易失性方式保持其阻值。因而,通过根据施加的脉冲电压的累加次数改变加权系数,就能够实现更加类似于人类神经的神经元。
-
公开(公告)号:CN104704615B
公开(公告)日:2017-04-05
申请号:CN201380050679.9
申请日:2013-09-20
Applicant: 夏普株式会社
Inventor: 田尻雅之
IPC: H01L21/338 , H01L21/336 , H01L29/06 , H01L29/778 , H01L29/78 , H01L29/812
CPC classification number: H01L29/7787 , H01L29/155 , H01L29/2003
Abstract: 本发明提供即使在截止时的高偏压下,栅极电极附近的电场也被缓和,难以被破坏的开关元件。开关元件(1)具备:载流子渡越层(13);形成在载流子渡越层(13)的上表面上,带隙比载流子渡越层(13)的带隙大,与载流子渡越层(13)进行异质接合的载流子供给层(14);源极电极(15);漏极电极(16);和配置在该源极电极(15)与漏极电极(16)之间的栅极电极(17),在载流子渡越层(13)与漏极电极(16)之间设置有杂质掺杂层(20)。杂质掺杂层(20)为高浓度地掺杂有与构成通过异质接合产生的二维载流子气层(18)的载流子为相同导电类型的杂质的半导体层,在开关元件(1)为截止状态时,在杂质掺杂层(20)内形成耗尽层(23b),由此,使在栅极电极(17)附近产生的高电场分散。
-
公开(公告)号:CN104704615A
公开(公告)日:2015-06-10
申请号:CN201380050679.9
申请日:2013-09-20
Applicant: 夏普株式会社
Inventor: 田尻雅之
IPC: H01L21/338 , H01L21/336 , H01L29/06 , H01L29/778 , H01L29/78 , H01L29/812
CPC classification number: H01L29/7787 , H01L29/155 , H01L29/2003
Abstract: 本发明提供即使在截止时的高偏压下,栅极电极附近的电场也被缓和,难以被破坏的开关元件。开关元件(1)具备:载流子渡越层(13);形成在载流子渡越层(13)的上表面上,带隙比载流子渡越层(13)的带隙大,与载流子渡越层(13)进行异质接合的载流子供给层(14);源极电极(15);漏极电极(16);和配置在该源极电极(15)与漏极电极(16)之间的栅极电极(17),在载流子渡越层(13)与漏极电极(16)之间设置有杂质掺杂层(20)。杂质掺杂层(20)为高浓度地掺杂有与构成通过异质接合产生的二维载流子气层(18)的载流子为相同导电类型的杂质的半导体层,在开关元件(1)为截止状态时,在杂质掺杂层(20)内形成耗尽层(23b),由此,使在栅极电极(17)附近产生的高电场分散。
-
公开(公告)号:CN100386820C
公开(公告)日:2008-05-07
申请号:CN200310115607.6
申请日:2003-11-10
Applicant: 夏普株式会社
Inventor: 田尻雅之
IPC: G11C11/21
CPC classification number: G11C13/0007 , G11C2213/31 , G11C2213/72 , G11C2213/79 , H01L27/101 , H01L27/2409 , H01L27/2436 , H01L28/20 , H01L45/04 , H01L45/1226 , H01L45/147
Abstract: 本发明提供一种非易失性可变电阻器,非易失性可变电阻器的定标方法,以及使用非易失性可变电阻器的存储器件。本发明的非易失性可变电阻器具有在进行定标以减小平面上的投影面积的情况下抑制电阻增加的结构。所述非易失性可变电阻器包括:彼此面对并形成在衬底上的第一电极和第二电极;和形成在第一电极和第二电极之间的非易失性可变电阻主体,其特征在于第一电极是圆柱形或棱形,非易失性可变电阻主体形成在第一电极的外表面上,第二电极形成在非易失性可变电阻主体的外表面上,第一电极和第二电极在衬底表面的方向彼此面对。
-
公开(公告)号:CN1461043A
公开(公告)日:2003-12-10
申请号:CN03137818.8
申请日:2003-05-21
Applicant: 夏普株式会社
CPC classification number: C23C18/1216 , C23C18/1225 , C23C18/1283 , G11C13/0007 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/147 , H01L45/1608
Abstract: 一种钙钛矿薄膜的形成方法,其包括:制备钙钛矿前体溶液;制备用于沉积钙钛矿薄膜的硅基材,其包括在所述基材上形成底部电极;在旋转涂布仪器上固定所述基材并且以预定的旋转速度旋转所述基材;将钙钛矿前体溶液注入所述旋转涂布仪器中,从而用该钙钛矿前体溶液涂布所述基材以形成涂覆基材;在从约90℃到300℃递增的温度下烘烤所述的涂覆基材;和在约500℃-800℃的温度将所述的涂覆基材退火约5-15分钟。
-
公开(公告)号:CN105849868A
公开(公告)日:2016-08-10
申请号:CN201580003367.1
申请日:2015-01-06
Applicant: 夏普株式会社
IPC: H01L21/205 , C30B29/38 , H01L21/338 , H01L29/778 , H01L29/812
CPC classification number: H01L29/7786 , C30B29/38 , H01L21/02381 , H01L21/02433 , H01L21/02458 , H01L21/02505 , H01L21/0254 , H01L21/0262 , H01L29/045 , H01L29/2003 , H01L29/205 , H01L29/66462
Abstract: 氮化物半导体层叠体包括:将从(111)面以0度以上4.0度以下的偏离角倾斜的面作为主面的Si衬底(101、201、301、401、1101);和形成在Si衬底(101、201、301、401、1101)上的氮化物半导体层(110、210、310、410、1102、1103、1104、1105、1106、1107)。
-
公开(公告)号:CN103563060A
公开(公告)日:2014-02-05
申请号:CN201280025227.0
申请日:2012-04-02
Applicant: 夏普株式会社
Inventor: 田尻雅之
IPC: H01L21/338 , H01L29/778 , H01L29/812
CPC classification number: H01L29/778 , H01L29/2003 , H01L29/205 , H01L29/41725 , H01L29/42316 , H01L29/66462 , H01L29/7787
Abstract: 本发明提供一种能有效地抑制崩溃现象的切换元件。切换元件(1a)具备:电子运行层(12)、形成于电子运行层(12)的上表面并且带隙比电子运行层(12)大且与电子运行层(12)异质接合的电子供给层(13)、形成于电子供给层(13)的上表面并且带隙比电子供给层(13)小的再结合层(17)、至少一部分形成于电子运行层(12)的上表面的源电极(14)以及漏电极(15)、至少一部分形成于电子供给层(13)的上表面并且配置于上述源电极(14)和漏电极(15)之间的栅电极(16)。当切换元件(1a)在关断状态时,在再结合层(17),电子和空穴进行再结合。
-
-
-
-
-
-
-
-
-